This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(13) 6本位的共元 (JP)

m公開特許公報 (A)

(11)共称世界公路委员

特開平8-306853

(43)公然日 平成8年(1956)11月22日


(\$1) Int. Cl. *	监别证号	庁内整理音号	FI		
H011 33/50			HUIL 13/5	^	医帕表示症剂
11/60	311		-31/6	•	
23/12			13/2	*11	
23/28			23/1	•	
				ι	
			电子记录 宋	E被求 該求項の款 1.7 C)L (全20页)
(1) 出群委号	特殊平7-110	3 8 0	(71)出票人	000005223	
(22) 出 届 百			1	工造株式会社	
	平成7年(199	5) \$ A 9 B	ļ	神奈川県川馬市中原区上。	小田中4丁目15
			ŀ	1 🖣	
			(72) 発明者	林田 助大	
				神奈川県川県市中原区上人	5. 中 中 1 り 1 c 手
				地 富士进株式会社内	
			(72) 発明者		
			}	神奈川県川崎市中原区上小	(A) ch) A) ch
			1	地 富士连维长会社内	.m+10136
			(74)代理人	弁理士 伊東 忠彦	
		•			
·					最終質に耽く

(54) 【兒朝の名称】 半導体装置及びその製造方法及びリードフレームの製造方法

(57) (星約)

(目的) 本発明に半導体チップ及びリードを散露耐止した機成を有した半導体製度及びその製造方法及び当底半導体装度に用いるリードフレームの製造方法に関し、半導体チップの構成性を維持しつつ外部電極第子の医体化、製品コストの低減及び生産効率の向上を遡ることを目的とする。

【株成】第1のピッチで電磁パッド6が形成された半導体チップ2と、電磁パッド6とワイヤ8を介して電気的には成されるリード3と、半導体チップ2を対止止する対止が超4とを具備する半導体装置において、約21リード3に外部体域は子となる突起9を上記第1のピッチと思なる第2のピッチで形成すると共に、和記封止機能4がませるように低いッド6とリード3との間に引き回されたワイヤ8を対止し、かつ和記交起9を対出させるように成したものである。



【特許は宋の乾隆】

【鉄水項1】 第1のピッチにて形成された見径パッド が形成された半導体チップと、

前記章極バッドと記録を介して電気的に接続されるリー

前記半級体チップを封止する封止能履とを具備する半部 **年名国において、**

科尼リードに外田技院竣予となる突起を、上記第1のビ ッチと異なる第2のピッチで形成すると共に.

き回された記載を封止し、かつ前記兵起を兵出させるよ う記録されることを特殊とする半導体整備。

【延太項2】 第1のピッチにて形成された電極パッド が形成された半温はチップと、

前記章揺パッドと配象を介して電気的に住民されるリー ۴Ł.

前記半導体チップを封止する封止祝踪とを具備する半端 体装置において、

前記リードに外部技統第子となる突起を上記第1のビッ チと異なる第2のピッチで形成すると共に、

前記半導体チップに形成された前記電極パッドの記憶面 を基準とし、前記配款面における前記針止機場の厚さ が、前記配設面から前記突起までの高さ寸度以下で、か つ前記記数面から和記記禁までの高さ寸往以上となるよ う構成したことを特徴とする半導体装置。

【雄求項3】 森状項1または2記載の半導体装置にお

D記半導体チップと前記リードとをポリイミド頭を接着 1として接合したことを特徴とする単級体祭室。

:装置において、

1足突起を前記リードと一体的に形成したことを特定と "る牛婦体袋屋。

「蒜状項5」 政忠項1乃至4のいずれかに記載の半さ ・基度において、

記記載としてワイヤを用いたことを併放とする下級体 鷹.

経末項6) - 鈴朮項1乃至5のいずれかに記載の半週 芝喜において.

雄木項7】 外部接球罐子となる部位に突起が形成さ てなるリードを形成するリード形成工程と、

記り一ド板いは半導体テップの少なくとも一方にポリ ミド瓜を配設し、前記ボリイミド属を力をさせて応花 ードと応記半選体チップを原定性圧力で体圧しかつ乐 温度に加熱することにより、 町記ポリイミド菜を味る うりてお 走り ニック 急掠 生活は キルマッキ様をでえる

一ドとを配算を引き回し程原することにより、前記章艦 パッドと前記り一ドとも電気的に採択する提携工程と、 貧尼尼舞及び前記申請体チップの所定処医或いは全部を 封止すると共に、前記英尼の少なくとも電面を貫出する よう封止智暦を配設する封止を履配設工権とを具備する ことを特殊とする半導体拡進の製造方法。

【註求項 8】 ・註求項 7 記載の半退体装置の製造方法に おいて

前記は合工程でポリイミド底により向記リードと向記率 育記封止権限が前記を極バッドと前記リードとの間に引 (0 異体チップを推荐する数、前記ポリイミド駅として角面 に熱可塑性を有する推着剤を配設したものを用いたこと を特徴とする半導体経営の型治方法。

【露球項9】 ・ ロボ項7または8記載の半導体装置の型 造方圧において、

前記技能工程で、前記電道パッドと前記リードとモダイ レクトリードボンディング法により考集的に提択したこ とを特徴とする半導体基定の製造方法。

【鉄木項10】 インナーリード部とアウターリード部 とも有した推動のリードが形成されたリードフレームに 20 おいて、

前記アウターリード部のリードピッチに対して前記イン ナーリード部のリードピッチを小さく設定すると共に、 **和記アウターリード部に一体的に突起を形成したことを** 特色とするリードフレーム。

【雑木項】1】 建木項10記載のリードフレームにお NT.

前尼アウターリード部のリードピッチ (P...) と前記 突起の形成位置における向記リードの序さ(W)とが暗 等しく(P... ≒W)、かつ町記インナーリード部のリ 【紋求項4】 「技术項1乃至3のいずれかに記載の半導 30 ードビッチ(P..)が胸起アウターリード系のリードビ ッチ (P...) の基半分のビッチ (P..=P... $\angle 2$) であることを特徴とするリードフレーム。

【雑求項12】 は求項10または11亿世のリードフ レームの製造方法において、

番材に前記交配の形成位置にマスクモ記載した上で、前 記載材に対してハーフエッチングを行う第1のエッチン グエ独と、

前記第1のエッチング工程の終了後、前記リード形成位 産にマスクを配款した上で、前記基材に対してエッチン 記交起にパンプモ形成したことを特徴とする中級体盤 (0) グモ行いリードを形成する第2のエッチング工程とモ具 仮することを特定とするリードフレームの製造方法。

【請求項13】 無求項10または11記載のリードフ レームの反迭方法において、

重ね合わせることにより向記交配の所定をさず注となる よう低声が退定された第1の基材と第2の基材を用意 L.

|前花第1の基材に、京面積した際に約20分十ドの形状と たんきがりになったん かめずま (ニュッカニ) むかし 屋 するよう交包パターンを形成する英屋パターン形成工 優と、

前記リードパターンが形成された前記第1の差材と、前記突起パターンが形成された前記第2の番材を重ね合わせ、前記突起の形成也流において前記リードパターンと前記突起パターンが推着されるよう前記第1の差対と前記第2の番材とを接合する接合工程と、

的記案1の基材及び第2の番材の不要配分を比索する株 法工程とを具体することを併居とするリードフレームの 製造方法。

【資本項】4】 「算求項10またに11記載のリードフレームの製造方法において、

る材に、平面投した量に向記リードの形状となるようリードパターンも形成するリードパターン形成工程と、 和記リードパターン形成工程は、形成されたリードパターンの所定位医に向記交配を形成する突起形成工程とを 具備することを特徴とするリードフレームの製造方柱。 【森水項15】 数求項14記載のリードフレームの製

【請求項16】 - 請求項14記載のリードフレームの貸 造方法において。

和記典起形成工程は、 和記リードパターンの所定立置に 連載性部材を配設することにより和記典起を形成したこ とを特徴とするリードフレームの製造方法。

【算求項17】 「請求項14記載のリードフレームの包 後方法において」

前紀突起形成工役は、前記リードパターンの所定位置を 要性加工することにより前記突起を形成したことを特殊 とするリードフレームの製造方法。

【発明の存題な反射】

(0001)

【庶民上の利用分野】本見明は半線作品位及びその製造方法及びリードフレームの製造方法に係り、特に半端作チップ及びリードを製造野計止した傾成を有した半端作品で及びその製造方法及び当該半端作品間に用いるリードフレームの製造方法に関する。

10002) 近年、電子限制のダウンサイジング化に伴い、半導体装置の高速度化及び半導体装置の高速度実施化が図られている。一方で、電子便料の信頼性の向上も型まれており、これに伴い半導体装置の信頼性も向上させる必要がある。更に、半導体装置は登品コストの係成も望まれている。

【0003】よって、上記したを要求を成足しうモギュ 企業学の宝まださいる。 ップチップ方式の実装構造が知られており、マルチ・デップ・モジュール(MCM)において広く用いられている。このMCMで用いるフリップテップ実験は、細胞によって(ベアチップ)の電腦パッドにパンプモ形成しておき、このペアチップを基底(マザーボード)に形成された電板配にフェースダウンディングすることにより実生する様成とされている。

【0005】上定のフリップテップ方式の実法規定を用いることにより、高定度に半導体系法をマデーボードに配成することが可能となり、またベフチップに個性形成されたパンプを用いてマザーボードに電気的に指摘されるため、電気的特性を向上させることができる。

100061

【発明が解決しようとする意思】しからに、推探助止がされていないペアチップは、耐熱性、磁域的強度、及び耐度性が弱いという問題点がある。また、ペアチップに形成されている電板パッドに直接パンプが形成された説は決議子を形成するため、ペアチップに形成されているのだ。デザードドのレイアウトがそのままれ部接続端子(パンプ)のレイアウトとかってしまり

【0007】一般に半導体チップの電性パッドのレイアウトは半導体を推送メーカ毎に異なっており、従って両りを確を有する半導体を使であっても、ユーザ側で半導体を使びある。この上が側で半導体を使いませば、大力では、大力を使いませば、大力を使いませば、大力を使いませば、大力を使いませば、大力を使いませば、大力を使いませば、大力を使いませば、カーボードとのマッチング性に大け、ユーザーの負担が重くなるるという問題点があった。

10 【0008】また、これを解決するためにチップ表面に プロセス処理を行い、配針を引き回すことにより無体化 を図ることが考えられるが、この様式では配数の引き回 しに無理度を有する多くの工程を必要とし、製品コスト の上昇及び生産効率の低下を招いてしまうという問題点 があった。

【0005】 本発験は上記の点に担めてなされたものであり、半途体チップのは保住を維持しつつ外部電極端子の特殊が一覧品コストの低減及び主度効率の向上を図りうる半温体装定及びその製造方法及びリードフレームの 40 製造方法を提供することを目的とする。

[0010]

【は題を解決するための手絵】上記の課題は下記の各手段を課じることにより解決することができる。は本項1 記載の発明では、第1のピッチにで形成された電極パッドが形成された電極パッドと記録 を介して電気的に推放されるリードと、反記半級はチップと対して電気的に推放されるリードと、反記半級はチップと対しても対しを指とを共属でも平成は各面におい

العوليم كمفرد كالاستناسات أوا بالتوجير

された配牌を封止し、かつ前紀交后を貸出させるよう配 立されることを特屈とするものである.

[0011] また、註求項2記載の発明では、第1のビ ッチにて形成された豊穣パッドが形成された半導体チッ プと、前記章極パッドと記録を介して電気的に推規され ろりードと、 府記半導体チップを封止する封止問題とを 見信する半迭体装置において、前記リードに外部接続数 子となる突起を上記票1のピッチと真なる第2のピッチ で形成すると共に、前記半導体チップに形成された前記 ... 名医パッドの配益面を蓄填とし、前記配益面における耐 10 一ド側に一体的に突起を形成したことを特替とするもの 尼封止射路の厚さが、前記配益節から前記交配までの高 さ寸後以下で、かつ前記配設面から前記配員までの為さ 寸柱以上となるよう構成したことを特徴とするものであ

【0012】また、緑水原3記数の見明では、町記は水 項1または2記載の半導体装置において、飛記半導体チ ップと前記リードとをポリイミド癖を度者剤として接合 したことを特益とするものである。

【0013】また、技术項4記載の発明では、和記請求 記失起を前記リードと一体的に形成したことを特徴とす ろものである。また、森朮項5記載の発明では、和記録 **水頂1万至4のいずれかに記載の辛遅体装度において、** 前足配鉄としてワイヤを用いたことを特屈とするもので

【00 i 4】 また、請求項 6 記載の発明では、前記請求 項1万至5のいずれかに記載の半選体装置において、前 記突起にバンブを形成したことを特定とするものであ ろ。また、蔬菜項7記憶の発明では、半導体装置の製造 れてなるリードを形成するリード形成工程と、前足リー ド吹いは半道はチップの少なくとも一方にポリイミド艦 を配放し、前花ボリイミド蘇モ介在させて前記リードと 和記半選体チップを所定押圧力で押圧しかつ所定温度に 加熱することにより、 和記ポリイミド県を推撃剤として **印尼リードと印尼半選体チップとを復合する指合工程** と、和兄帝選体チップに形成されている名様パッドと応 記り一ドとを配換を引き回し接続することにより、 前庭 さぜパッドと前記リードとを電気的に推開する推助工程 5.毛料止すると共に、和記兵名の少なくとも為定を奪出 「るよう野止症症を配放する対止制能配放工程とを具備」 ⁻ろことを行ほとするものである。

(0015)また、緑水頂8記載の発明では、前記線水 ・7 記載の単端体装置の製造方柱において、前記接合工 でポリイミド島により町記り一ドと前記半導体チップ 陈春子名称,却记者对于2.月底として原置に料药要型 東京寺師 世前を記録したものを思いたことを呼及して

項7 または 6 に記載の中途体基度の製造方法において、 前記度校工程で、前記電極パッドと前記り一ドとモダイ レクトリードポンディング性により考案的に推映したこ。 とを特定とするものである。

【0017】また、は求項10症板の発明では、インナ ーリード配とアウターリード邸とも有した従去のリード が形成されたリードフレームにおいて、前記アウターツ ード部のリードビッチに対して蛇にインナーリード記の リードピッチを小さく設定すると共に、前応7つターリ である.

【0018】また。請求項11足級の免別では、何記録 求項10記載のリードブレームにおいて、序足アクター リード部のリードピッチ(P...) と成記束尼の形成位 速における前記リードの厚さ (W) とが辞与しく (P ... ⊆W) . かつ前記インナーリード品のリードビッチ (P:.) が粒足アウターリード舐のリードピッチ (P ...) の結半分のピッテ (P...=P... /2) であるこ とを特徴とするものである。また、ロボ県12記載の発 項1乃至3のいずれかに定義の半導体装置において、前 20 朝では、前記技法項10または11記載のリードフレー ムの製造方法において、基材に前記突起の形成位置にマ スクを配設した上で、前記書材に対してハーフェッチン グモ厅う第1のエッチング工程と、扇足第1のエッチン グ工程の終了後、前記リード形成位属にマスクを応放し た上で、収定番材に対してエッチングを行いリードモ形 成ずる第2のエッチング工程とそ具備することを特徴と するものである。

【0019】また、は水項13尼点の発気では、前尼族 求項10または11記載のリードフレームの製造方法に 方法において、外部技統第子となる部位に交配が形成さ 10 おいて、重ね合わせることにより前記交配の所定品さず **注となるよう仮厚が選定された第1の番材と第2の番材** を用意し、前記第1の基材に、平面視した強に前記リー ドの形状となるようリードパターンを形成するリードパ ターン形成工程と、約記第2の基材に、少なくとも約記 突起の形成位置に位置するよう突起パターンを形成する 交送パターン形式工程と、前記リードパターンが形式さ れた前記第1の基材と、前記交易パターンが形成された 収記第2の基材を重ね合わせ、前記交配の形成位位にお いて前記リードパターンと前記文記パターンが技术され こ、前記記録及び前記半導体チップの所定問題或いに全 40 ろよう前記第1の基材と前記第2の基材とも接合する指 合工程と、和記集1の基料及び第2の基材の不要部分を 除去する除去工程とを具備することを特徴とするもので あろ.

> 【0020】主た、経环項】4花粒の発頭では、応花路 ペティッぱ たは 11記載のリードブレームの製造方法に おいて、名材に、中面接した際に耐起り一ドのおけどな きようりートバターンを形成でもりードバターンも成立 C - -:: . -

【0021】主た、技术項15元数の見明では、前記律 求項14記載のリードフレームの製造方法において、飼 記突起形成工権は、約記リードパターンの所定位置にバ ンプモ単数式いは貧気技み重ねることにより前足疾起を 形成したことを特徴とするものである。

【0022】また、顕末項16記載の発明では、前記録 状項14記載のリードフレームの製造方法において、前 記兵起形成工程は、前記リードパターンの所定位置に導 客性部材を配数することにより取記表記を形成したこと。 そ特定とするものである。

【0023】芝に、緑木項17足転の発明では、麻花鉄 求項14記載のリードフレームの気流方法において、 動 記朶起形成工役は、前記リードパターンの所定位置を登 性加工することにより前足交易も形成したことも特徴と するものである.

[0024]

【作用】上記した各手段は、下記のように作用する。且 求項1及び請求項2記数の発明によれば、半額体チップ は対止初期により対止されるため、射熱性、伝統的征度 ドモリード及び配理を用いて引き回すことができるた め、リードのレイアウトを包養パッドのレイアウトに拘 わらず設定することが可能となり、実装基底とのマッチ ング性を向上させることができる。また、対止指肩は引 き回された配数を確実に保護するためこれによってもほ 類性を向上させることができ、また外部性収集子は封止 出版から背出しているため実装蓄板との電気的技規を展 実に行うことができる。

【0025】生た、緑水項3記載の発明によれば、逆水 半導体チップとリードとの絶縁材として配設されるポリー30 イミド限を頂着剤として用いてるため、半編体チップと リードの絶縁とほ合を一括的に行うことができる。よっ て、地球符と技術剤とも別価に配設する検証に比べて構 造の簡単化及び製造の容易化を図ることができる。

(0026)また、森木項4記載の発明によれば、疾足 をリードと一体的に形成したことにより、交配とリード を別信の材料により構成する場合に比べて構造の簡単化 を図ることができる。また、は水瓜5杞草の兄明によれ ば、配頭としてワイヤを用いたことにより、お記したな 低パッドとリードとの間における記録の引き回しを言る (0) は、リードのピッチは基材の低厚と結算しいピッチにし 、に行うことができる。

【0027】また、請求項6記載の発明によれば、突起 にパンプを形成したことにより、突起を直接実装運転に 実装する構成に比べて、半速体装置の実装基値への接続 モ要易に行うことができる。また、正太母7疋駐の兌換 によれば、接合工程においてポリイミド瓶を原定規度が つ所定が圧力下に置くことによりはを取化させ、これに

【0028】また、様様工程では半端体チップに形成っ れている希臘パッドと前にリードとを配算を引き回し戻 **戻するため、この引き回しを返査位定することにより、** 電板パッドのレイアウトに対してリードのレイアウトモ 変更することが可能となる。また、半選体装置にリード 形成工程,接合工程,接牙工程及び打止能靠配款工程。 4工程のみで製造される。このように少ない工程で半は 体製屋が製造されるため、生産効をも向上させることが てきる. - 🛌

【0029】また、は水項8記載の見明によれば、ボリ 10 イミド原として属面に熱可愛性を有する接着剤を配設し たものを用いることにより、ポリイミド製に印加する塩 皮等を所定範囲内に制御することなく接合処理を行うこ とだてきるため、ほ合蛇理を容易に行うことができる。 【0030】主た、雄求項9記載の発明によれば、反応 工程で、草匠パッドとリードとをダイレクトリードポン ディング佐を用いて意気的に接現するため、 原単かつ程 実に耄極パッドとリードとの接続処理を行うことができ る。また、抹水項10及び食水項11記載の発明によれ 及び耐煙性を向上させることができる。また、電板パッ 10 ば、アウターリード部のリードピッチに対してインナー リード部のリードビッチが小さく草定されているため、 インナーリード部が電気的に接接される半導体チップの **3番パッドの配数ピッチが小さくてもこれに対応させる** ことができ、かつ実装蓄板と電気的に提尿されるアウタ ーリード部のリードビッチは大きいため、実装差折への 実築性を向上させることができる。また、突起がアウタ ーリード部に形成されることにより、この交配を外配は 技術子して用いることができ、これによっても実装性を 向上させることができる。

> 【0031】また、歴末項12記載の見明によれば、来 1のエッチング工程において交起の形成位置にマスクモ 配立した上で基材に対してハーフェッチングを行うこと により 空秘形成位置を除く部分の仮原を降くし、更に 第2のエッチング工程においてリード形成位置にマスク を配款した上で第1のエッチング工程が終了した番目に 対してエッチングを行うことにより、交起が一体的に形 成されたリードを形成することができる。

【0032】 ここで、リードを形成する口にリードのビ ッチは番材の低率により決定されてしまう。具体的に か形成することはできない。よって、薄い坂原を用いる 投リードピッチを狭ピッチ化することができる。

【0033】ところが、突忍が形成されるリードでは多 村の坂原は突起の高さにより決まってしまい。交響の赤 さと事しい仮母を有する基材を単にニッチング処理した のでは森ピッチのリードを形成することができない。し からに、上記のようにありのエッチング工程におりてき man and any or the con-

も狭ピッチのリード形成を行うことが可能となる。尚、 上記表明から明らかなように、交起の配益ピッチは基材 の板厚と貼等しいピッチまで狭ピッチ化することができ

【0034】また、抗失項13疋畝の見明によれば、第 1 の高材及び第2の高材に重ね合わせることにより突起 の所定高さ寸圧となるよう低厚が逆定されているため、 各番材の仮厚は突起の高さ寸注より小さな厚さとされて、 いる。リードパターン形成工権では、この板厚の買い無 1 の名材に対してリードの形状となるようリードパター 10 【0041】また、インナーリード部3 a と半路体チッ ンを形成するため、先に鉄朝した飯厚とリードピッチの 関係により、形成されるリードパターンのリードピッチ を狭ピッチ化することができる。

【0035】また、突起パターン形成工程において第2 の基材に少なくとも肩記点起の形成位置に位置するよう 癸巳パターンを形成し、接合工程において上記第1の基 材と第2の基材を重ね合わせ技合することにより、交配 の形成位置においてリードパターンと突起パターンが技 履され、この位置における板厚は突起の所定高さとな る。続く除去工程では不要部分が除去されリードが形成 10 ている。 される.

【0036】 従って、上記のようにリードパターンの形 成時には佐厚は薄いためリードピッチを狭ピッチ化する ことができ、また英尼形成位置においてはリードパター ンと交起パターンが核磨されることにより所定高さの突 起モ形成することができる。また、諸求項14記載の発 勢によれば、リードパターンを形成するリードパターン 形成工程と、突起を形成する突起形成工程とを制度に行 うことにより、番材の母さを異居の高さに向わらず選定 することができ、よって違い者材を用いることによりリー10 厚さ(図中、矢印目で示す)が、底匠から突起9の先職 ードパターンの狭ビッチ化を図ることができる。また。 突起形成工程においては、任意の高さを有する突起も形 成することが可能となり、設計の自由度を向上させるこ とができる.

【0037】芝に、森水項15万至17記載の発明によ れば、交起形成工権において突起の形成を写易に行うこ とができる.

[0038]

【実施例】次に本発明の実施例について図面と共に反明 する。図1及び図2は、本発明の一実施例である半端は、(0) ほった料止された機成となるため、耐無性、機能的低度 装置 1 を示している。 図 1 は半導体装置 1 の新面図であ り、また図2は半端体装置1を底面図である。

(0039) 万図に示されるように、半選件装置1は大 話すると半導体チップ2、複数のリード3、前止複数 1.及びパンプ5年によりは成されている。半週年テッ ブ2位、底面の中央位置にはなり電極パッド 6 が一形に 利益されている。まで、複葉のソード3は、デタインボ

【0040】このポリイミド族?は、半端体チップ2の 二二に尼庇された回路医 2 A とりード 3 とそ考気的に絶 経する絶縁部材として機能すると共に、接近するように ポリイミド限7は半導体チップ2とリード3とを接合す ろ採着剤として最終している。このように、ポリイミド 袋 7 に絶縁部材と推考路の双方の機能を持たせることに より、絶跡材と旅を割とも別面に記載する構成に比べ、 半選体装置1の構造の簡単化及び製造のお泉化を図るこ 一とができる。

10

ブ2に形成された電極パッド6とのMにはワイヤ6か配 註されており、このワイヤ8モ介して半途体チップ2と リード3は電気的に技技された技成とされている。芝 に、モリード3に立けられたアウターリード似3bの筋 定位置には、外部性院数子となる交起9が一体的に形成 されている。上記旨成とされたリード3は、そ回に示さ れるようにその大部分が半導体テップ2の底面上に配設 された様式の、いわゆるリード・オン・チップ(LO C) 横造となっており、半導体装置1の小型化が図られ

[17] [2] 主た、封止田和 4 に例えばエポキシ樹雄士 りなり、彼述するようにモールディングにより形成され ている。この対止出版4は、半選体チップ2の底面及び 側面の所定範囲に記録されている。しかるに本実施例で は、半導体チップでの上面においては、対熱性を向上さ せる面より封止樹脂4は配款されていない構成とされて いる。。

【0043】上記封止整覧4は、半端はチップ2の電極 パッド6の配数面(底面)も基体とし、この底面からの までのあさ寸法(留中、矢印Wで示す)以下で、かつ起 面からワイヤをのループ最上部までの高さ寸法(図中、 矢切りで示す)以上となるよう構成されている(カSH SW)。この機成とすることにより、突起9の少なくと も先端部9aは確実に対止ዘ緯4から舞出し、またワイ ヤセ及び突起9の森出部分を除くリード3は対止指揮4 に封止された構成となる。

【0044】このように、本実施内の単導体装置1は、 半進体チップ2の所定範囲(上面をはく郎位)を封止能 及び耐燃性を向上させることができる。また、対止を解 4はワイヤ8を確実に保護するため、これによっても半 選体禁煙1のは毎性を向上させることができ、更に外部 度度端子となる疾患9の少なくとも先端部98に発実に 封止機構もから耳出するため、実装を低10との電気的 厚根を確実に行うことができる。

(ののみな) ここで、正文を用いて生るセラップでの点

ている。周辺に示されるように、リード3は帰族するイ ンナーリード部3gのリードピッチ(Q中、矢印P.. で 示す)が領技するアウターリード貼る6のリードビッチ (図中、矢印P... で示す) よりも小さくなるよう形成 されている。具体的には、インナーリード記3gのリー ドピッチ P... はアウターリード 却3 b のリードピッチ P ... の貼半分のピッチ (P...=P... /2) となるよう 供成されている。また、後に詳述するように、アクター。 リード野ュトのリーエピッチで... 上央尼りの形成位置へ,。 におけるリード 3 の厚さwとが服布しくなるよう様式で 10 2 は、例えば 4.2 プロイギのリードフレームおおでお れている (P.,, ww) .

【0046】上足のように、アウターリード部3Bのリ ードピッチP... に対してインナーリード航3gのリー ドビッチP、が小さく設定されることにより、インナー リード部3gが最低的に提択される半端体テップ2の意 - 塩パッド6の配款ビッチが小さくてもこれに対応させる ことができ、かつ実装装匠10と電気的に住院されるア ワターリード註3b (交起9) のリードピッチP... は 大きいため、半導体装置1の実装基板10に対する実装 住を向上させることができる。

【0047】一方、本実施例に低る半導体在位1は、半 導体テップ2に配設されている電医パッド6に直接パン プラを形成し実装基板10に技能するのではなく、 覧区 パッド 6 とインナーリード部3aとの間にワイヤ8モ引 き回した上でリード3を介して実装基板10に技能する 構成とされている。従って、電極パッド6をリード3及 びワイヤ8を用いて引き回すことができるため、リード 3のレイアウトを電極パッド6のレイアウトに向わらて 設定することが可能となる。

ップ2の中央に形成されている電極パッド6モワイヤ8 及びリード3を用いて引き回し、外部技統選子となる発 起りを半端はテップ2の外周位置に引き出している。ま た。図3に示されるように、電極パッド6が半速体テッ プ2の外周位置に形成されている場合には、本発明を追 用して写在パッド6モワイヤ8及びリード3を用いて引 き回すことにより、電板パッド6の形成位置より内倒に 外部復規属子となる突起9を形成することも可能であ る。更に、図4に示されるように、外部検放収于となる 姫となる。

(0049)このように、竜鷹パッド6モリード3及び・ ワイヤ8を用いて引き回すことが可能となることによ り、実装基紙10と半導体装置1とのマッチング住を向 上させることができ、外部技統隊子となる突起9のレイ アウトを思想が断接反端子のレイアウトに容易に立定る ことができる。よって、中央作業産1を易いるユーザ剤 の食塩を軽減でもことができる。

は、リード形成工程、符合工程、技統工程及び打止矩阵 民位工程の基本となる4工程と、これに付属するパンプ 形成工程。以後工程の2工程を行うことにより製造され る。以下、各工程をに放供するものとする。

【0051】図5万至図9はリード形成工程の第1実施 例を示している。このリードを成工権は、リード3の益 材となるリードフレーム11を形成するための工程であ c. リードフレーム11を形成するには、先ず回らに示 されるような平板状の番812を角ますを、このを含! り、またその転車は形成しようとする突起9の高させた Wと等しいものが選定されている。

.[005.2] 上記の番料12に対しては、先す配6に示 さまるようにて入213(似地で売す)が云いまれる。 このマスク13は、死走の英長9の形成位置(図中、お 思口号14で示す)及びクレドール形成位置(図中)。 歩 元だ号 1'5 で示す)に配立される。

【0053】上記のようにマスク13が配数されると、 続いて蓋材12に対してハーフエッテング処理(第1の 10 エッテング工程)が実施される。本実路例においては、 ウエットエッチングはにより基材12に対してハーフェ ッテング処理を行っている(ドライエッチング処理学の 也のエッテング方法を用いることも可能である)。 また エッチング時間は、エッチングにより設全される部分 (図6で日はまで示される部分)の厚さが、基材12の 板厚Wの半分の寸法(W/2)となるよう設定されてい o.՝

【0054】このハーフエッテング処理が終了し、マス ク13を取り終いた状態を図でに示す。この状態では、 [0048] 具体的には、図2に示す例では、半週休子 10 突起9の形成位置14及びクレドール形成位置15のみ が元の基材12の厚さWも栽構しており、他の部分(ま **風符号16で示す)はハーフェッチングによりその厚さ** サほはW/2となっている。

> 【0055】上記のようにハーフエッチング処理が終了 する。尽いて囚るに示されるように死走のリード3の形 成位屋(参照符号18で示す)及びグレドール形成位置 15にマスク17(似地で示す)を記述した上で、この 基材12に対してエッチング処理を行う。

【0056】上記のようにマスク17が配設されると、 突起9モ半さはテップ2の外側位置に配設することも可(10) 駅いて番材12に対してエッテング処理(第2のエッチ ング工程)が実施され基材12のマスク17が配放され た位置以外の部分を除去する。これにより、図9に示す リードスの所定的状を有したは世のリード3を具備する リードフレーム11が形成される。内、必要に応じてこ のリードフレーム11の所定的は(リード3の形成位) 二、にニメッキ等を貼してもよい。

> 【0057】このようにお庇されたサードフレール】】 付 ニューススペン・エニャン・サイン・マウベード

ーリード町3 a 及び交配9 の形成位置を除くアウターリ ード郎3bの厚さ寸法はW/2となってる。

【0058】ここで、リードピッチと番材12の佐厚と の異様について反射する。前記したように、リード3を 形成する際にリード3のピッチは差材12の低度により 決定されてしまい、具体的にはリードピッチは正材12 の低厚と経等しいピッチにしか形成することはできな い。よって、蓋材12の返库が高い投リードピッチを挟っ ピッチ化することができる。

は番材12の坂原は突起9の高さにより決まってしま い。突起9の高さと等しい低度を賞する基材12を単に エッテング処理したのでは狭ヒッチのリードモ形成する_ ことができない。しかるに、上足したように気ものエッ チング工程においてハーフエッチング処理を実施するこ とにより、突尼形成位置14を除き基材12の低厚を買 くし(約W/2の仮序となるようにする)、 更にこの序 くされた低度を有する部分に第2のエッチング工程を実 応してリード 3 を形成することにより、突起 9 を有する リード3であっても狭ピッチ(図1に示されるリードビ 26 のは位星及めれであり、リードパターン23の形成時に ッチP...) のリード形成を行うことが可能となる。ま た、同様の建由により、交配9(アウターリード群3) b) の配款ピッチ (P...) は、蓋村12の版序WとB 考しいピッチまではピッチ化することが可能となる。 [0060] 南、具体例としては、一般にリード基材と して用いられている仮序0, 10mm, 0, 15mm, 0, 20mmの基材を 所に挙げれば、 仮厚0.10xeの高材ではアウターリード部 3 b及び突起 9 の最小ピッチP... を0.10mm (P.,. =), 10em) , インナーリード部3aの最小ピッチP。。 そ0.)Sea (P.,=0.0Sea) とすることができる。また、佐彦 10 1.15年の名材ではアウターリード生36及び交配9の最 トピッチP... を0.15mm (P... = 0.15mm) . インナー **リード部3aの泉小ピッチΡ。。も0.075mg (ア,。=0.07** eのとすることができる。更に、坂厚0,10mmの基材では プウターリード部3b及び突起9の最小ピッチP... モ 20em (P... =0.20em) . インナーリード節3mの最 、ビッチ P... を 0.10mm (P... = 0.10mm) とすることがで : 종.

【0061】一方、突起9の形成位置に注目すると、突 『より灰められる。即ち、この図6に示されるマスク1 の配立位配を運営変更することにより、突起9の形成 屋を任意設定することが可能となる。このため、本書 所に係るリード形成方法では、弁部技成成子となる英 9の形成位属を自由属をもって設定することができ、 って子の走められているははお郭彦県第子に気に交包 も容易に形成することが可能となる。

ム20を形成するには、先ず回10に示されるようなあ 1の番材21と、図11に示されるような第2の番材2 2 モ用章する。

[0063] この各番材で1, 2では、重ね合わせるこ とにより突起 9 の所定案さ寸住Wとなるよう低度が高度 されており、本実施例では各番材21、22の医療サ圧 は共にW/2に放走されている。内、き番H21、22 の低度はこれに確定されるものではなべ、異ね合わせる ことにより交配9の灰足高さ寸柱Wとなる条件の蚤にそ [0059]ところが、突起9が形成されるリード3で、10 基材21、22で仮序を異ならせた改成としてもよい。 [0064] 図10に示される第1の基材21に、例え ばら2アロイ年のリードフレーム材料により形成されて * おり、エッチング処理式いはプレス打ちはその歴帯を子 め事業することにより、平面貸した場合にリード3と何 一形状のリードパターン23が形成された異成とされて いる。しかるに、第1実務例で政明したリード形成工程 と異なり、この状態のリードパターン23には突起立は 形成されておらず、よってリードパターン23は全体的 にその仮足がW/2とされている。尚、図中25で示す 一括的に形成されるものである。

【0065】一方、図11に示される第2の基料22 は、子の42アロイ等のリードフレーム材料に対しエッ テング処理或いはプレス打ちはき処理等を実施すること により、交配パターン24が形成された株成とされてい る。この突起パターン24は直線状のパターン形状を有 しており、、所定の突起9の形成位置を核無するよう様 丘されている。 尚、 図 2 6 は位置決め孔であり、交足パ **ターン24の形成時に一括的に形成されるものである。** 【0066】上記模成とされた第1の基材21及び第2 の基材ででは、位置決め孔で5。である日前いて位置点の されつつ風な合わされ役合される。この第1次び第2の 番村21、22の接合は、異常性接着剤を用いて延复し てもよく。また始後により接合してもよい。図12は、 第1の基材21と第2の基材22とが総合された状態を 示している.

【0067】上記のように第1の基材21と第2の基材 2.2とが接合された状態で、第2の基材 2.2 に形成され ている交易パターン24は、末1の基料21に形成され 39 の形成位置は図6に示されるマスク13の配益位置 (1) ているリードパターン23の所定変配形成位置の上部に 異な合わされるよう様式されている。

> [0068] 図13は、リードパターン23と葉尼バタ ーン24とが星なり合った郎位を拡大して示す平面図で あり、また間14はリードパターン23と発症パターン 2.4とが異なり合った部位を拡大して示する正式でも る。各区から明らかなように、低度寸圧Wノミのリード パターンででは、声じく仮写けたW/での本稿(ター)

【0069】上記のように第1の番材21と第2の番材 22との後合処理が終了すると、戌いて不要能分、具化 的には兵足パターン24のリードパターン23と交差し た部分を除く部位をプレス加工等により除去することに より、図15に示すように交起9が一体的に形成された リード3を有するリードフレーム20が形成される。 【0070】上記のように、本実施例により製造された リードフレーム20も第1実施的で製造されたリードフ レーム11と向後に、リード3はインナーリード第3

れた例底となる。また、図10に示すリードパターン2 3 の形成時においては、第1の基料21の板厚はW/2 とされているため、先に説明した坂原とリードピッチの 関係から勢らかなように、狭ビッチのリードパターン 2 3を形成することができる。

【0071】一方、突起9の形成位置に注目すると、突 起9の形成位属は第2の番材22に形成される共民パタ ーン24の形成位属により込められる。即ち、この交易 パターン24の形成位置を築堂変更することにより、突 ため、本実施例に舐るリード形成方法においても、外部 接続雑子となる突起9の形成位置を自由度をもって設定 することができ、よって子め定められている様は外記住 政議子位置に突起9 を容易に形成することが可能とな

【0072】上記のようにリード形成工程を実施するこ

とによりリードフレーム11、20(以下の反射では、 リードフレーム11を用いた場合を何に挙げて反映す る) が形成されると、続いてリードフレーム11と半ま 体チップ2を接合するほ合工程が実施される。以下、図:30:ポリイミド展7は推考府として出作するようになり、キ 16万至図20モ用いては合工程について収明する。 【0073】接合工程においては、先丁図16に示され るようにリードフレーム11のインナーリード低38 (検言すれば、後述する経統工程においてワイヤ8がボ ンディングされる部位)に全メッキを施丁ことにより、

【0074】また。関17に示されるように、半端体チ ップ2の電極パッド6の形成された面には、この電極パ ッド6の形成節位のみが貫出する機成でポリイミド度? が記載される。このポリイミドは7はガラスを移点が1~(0) 00~300℃のものが選定されており、図17に示さ れる状態では単に半点体チップ2に載置されただけの状 珠となっている。従って、ポリイミド度7が民席しない よう、半導体チップ2は危痛パッド6の形成面が上昇に 位置するよう配置されている。内、キスルチップ2は形 雁財止は行われておらずベアチップはとされている。主 た。上記のポリイミドはでは、三角はデップでを形成で

ポンディングパッド部27モ形成する。

数され半端はチップでには、BDIでに示されるようにも ードフレーム11が軽温される。この頃、リードフレー ジェ」に形成されているリード3(インナーリードES 3 a) と、半温はチップでに形成されている電径パッド E とが核反よく対向するよう。リードフレーム11に立志 決めされる.

【0076】上記のようにリードフレーム11が半退体 チップ2上の所定位置に収置されると、長いて図19に 示されるように放真28が除下し、リードフレーム 讠 〕 a.アウターリード都36及び突起9が一体的に形成さ、10 を半導体チップ2に向け界圧する。また、この形ま28 は加熱装置も具備しており、他具28で発生する熱はリ ードフレーム11モ介しでポリイミド買りに印加され

{0077}上記ポリイミド厚では、牛茣体デップ2と リードフレーム11とも考虑的に絶辞する絶辞 郎 称とし て従来より一般的に用いられているものであるが、工発 明者はこのポリイミド展 7 を历定の負債条件下に従くこ とにより投布剤として無能することを発見した。 具体的 には、ポリイミド購7としてガラス転移点が100~3 起 9 の形成位位を任意設定することが可能となる。この 10-0 0 0 でのものを使用し、かつこのポリイミド旗 7 をガラ ス紀移点+100~200℃に加熱すると共に、 1~1 レスs:/cm'の押圧力を印加することにより、ポリ イミド戦7は接着剤として後期するようになる。

【0078】よって、本実施的では上記の点に任目し、 半退体デップ2とリードフレーム11とのほ合時に、他 真28に並けられているヒータによりポリイミド展でも ガラス低移点+100~200℃に加熱すると共に、治 其28の加工によりポリイミド頃に1~10kg(/c m゚の押圧力を印加する核点としている。これにより、 選はテップでとリードフレーム11とモポリイミド展で を用いて法律することが可能となる。

【0079】上記機成とすることにより、従来では必要 とされたポリイミド間モ半導体チップ2及びリードフレ デム11と作者するための推着期は不要となり、 収品コ ストの総成及び半導体装置1の組み立て工業の低級を図 ることができる。図20は、半導体チップ2とリードフ レーム】1とがポリイミド雇りにより混合された状態を 示している.

【0080】前、半導体チップ2とリードフレーム11 こうほごは、ポリイミド職でも用いて任合する方法に結 定されるものではなく、 従来のようにポリイミド 味の雨 面に接着剤を強布しておき、この投着剤によりポリイミ ド原を介在させた状態で半退めチップでとリードフレー ム11とを指さする方法を用いてもよい。この株成で、 は、ポリイミド毎に対する速度制御及び存圧力制力が不 草となり、原名工程を中央には終することができる。

ド3と半級体チップ2に形成されている電極パッド6と をワイヤ8で電気的に推放する提供工程が実施される。 【0082】図21は、キャピラリ29を用いてワイヤ (例えば全ワイヤ) Eモリード3に形成されたポンディ ングパッド郎27(図16歩架)と電極パッド6との間 に配設する処理を示している。原始のように、半導体装 置1の電気的特性を向上させる面からはワイヤモの長さ は短い方がよく。また半迭体装置1の小型化度型化のた めにはワイヤ8は低ループであることが复ましい。

【0083】このため、ワイヤ8を配設するのに低ルー ブポンディング住を採用することが憂ましい。低ループ ポンディング性も種々の方法が建実されているが、例え ば先丁半導体チップでに形成されている危種パッドをに ワイヤ8をポンディングし、戻いて重直上方にキャピラ リ29を移動させたほに水平方向に移動させてリード3 にポンディングする、いわゆる逆打ち住を用いる状成と してもよい。

【0084】上記のように、リード3と電極パッドもと を電気的に接続するのにワイヤボンディング在を用いる きる。また、リード3と電板パッド6との間におけるワ イヤ8の引き回しも比較的自由度を持って行うことがで そろ。尚、図22は、接続工程を実施することによりり ード3と電極パッド6との間にワイヤ8が配設された状 駄を示している.

【0085】上記のように推奨工程を実施することによ り、な様パッドもとリード3とがワイヤ8により電気的 に接続されると、誘いて半導体チップ2の所定部分に対 止制度4を配設する對止常度配設工程が実施される。以 下、図23万至図25を用いて封止服理配設工程につい、10(0092)パンプ形成工程においては、先ず図26に て放明する。

【0086】図23は、上記のき工権を実施することに よりリードフレーム11.ワイヤ8年が記載された半導 体チップ2を全型30に挟着した状態を示している。全 、熨30は上型31と下型32とにより構成されており。 リードフレーム11が上型31と下型32との間にクラ ンプされることにより、半導はチップ2は全型30内に 気をされる.

【0087】上型31は、中級体チップ2が異常された と当まする構成とされている。交響9の高さとクレドー ル33の高さは等しいため、よって上型31の形状は平 紙形状とされている。また、下型32は星帯された半点 体チップ2の前部に空間部を有したキャビティ形状を有 しており、また半途体テップ2の囚における厄屋はニャ ビティ33の底面と当まてる構成とされている。

(000 色で)このように、対比単原配は工程で無いると

装置1の製品コストの低級に寄与することができる。 【0089】図24は金型30に対止化作4(型地で示 丁)を充填した伏撃を示している。 金型30に対止機能 4 を充填することにより、半途はチップ2の下型31と 当推した上面(図23万至図25では下底に位置する) モ除く外席面は対止相解4により対止される。また、エ 基はチップ2の仮節に配設されているリード3及びワイ 〒8も針正佐羅4により封正された状態となる。また。 共居9も上型31と当接している解節を除き對止程程で 10 により対止された根成となる。

【0090】図25は、封止樹原4が充填処理された半 導体チップ2を全型30から触型した状態を示してい る。前回に示されるように、半導体チップ2の上面2 a は対止世間4より以出しており、よってこの上面2aよ り半端はチップ2で発生する熱を効率よく放熱させるこ とができる。また、突起9の雑部9aも対止根腺4から 外部に基出しており、従ってこの協能9aモ外部技統協 子として用いることができる。

【0091】図25に示される状葉において、図中一点 ことにより、容易かつ高速度に接続処理を行うことがで、10 雑誌で示す都所でリードフレーム 1.1 を切断することに より半導体整置を採成しても、図1に示す半導体装置1 と同様の効果を実現することができる。しかるに、図 2 5に示す状態では、外部度標準子として風能する交起9 の雑載9aが封止供給4の芸面と貼面一となっているた め、実装基板10に対する実装性が不良である。このた め、本実施例においては、対止協能配設工程が終了した 後、戦闘90にパン郎5を形成するパンプ形成工程を実 箱している。以下、パンプ形成工程を図26万室図30 モ用いて広明する。

示すように、好止整理4が配益された半導体チップ2の 全面に対してホーニング処理を行い、残留する樹脂農等 を除去すると共に、突起9の炊飯9aを確実に外部に止 出させる。ホーニング処理が終了すると、続いて図27 に示すように、対止密理 4 が配立された半導体チップ 2 を半田様ろ4に投房し、突起9の遅紅9aに半后を用い て外容メッキを行う(半田根を参照符号35で示す)。 この外名メッキに用いる半田としては、例えばPb:S n=1:9 の場成比を有する半田の適用が考えられる。 状態で突起9及びリードフレーム11のクレドール33~40~Q28は、上記のお袋メッキにより突起9の袋取9aに 半田鎖35が形成された状態を示している。

> 【0093】上記のように外装メッキ処理が終了する と、疣いて半田原35が形成された突起9の味能98に パンプ5が形成される。このパンプ5の形成方性として に在々の方圧を採用することができ、例えば効率よくか つを長にバンプSをお成しうる柱本ハンプ方法を用いて 型成してもよい。 回じらは、パンプミが突起をの異思り

リードフレーム-1 1の切断処理が行われ、これにより、 図30に示される半導体整置 1が形成される。高、この リードフレーム 1 1の切断処理に充立ち、切断処理を容 易にするためにリードフレーム 1 1の切断体所にハーフ エッチング処理を行ってもよい。

【0095】上記のように製造された半端体装置1に対 しては、続いて適正に作動するかどうかを試験するなは 工程が実施される。図31及び図33は、天々貝なる半 耳体装置1の試験方法を示している。図31に示される **塩鉄方法では、パンプ5を装着しうる構成とされたソケー10** ット36を用い、このソケット36に半導体基準1を禁 **君することによりパーイン等の試験を行うものである。** 【0096】また、四32に示される試験方法は、プロ ープ37を用いて半導体区置1の区数を行う方法であ る。半導体器度1は、対止性脂4の側部位置にリード3 の雑部が封止根障もから異出した根式とされている。本 延載方法では、これを利用して封止樹脂4から成出した リード3にブロープ37を接触させて試験を行う級式と されている。よって、本は駄方法を採用することによ り、中導体経牒1を実装基板10に実体したほにおいて 10 も以款を行うことが可能となる。

【0097】図33は、半導体装置1モ実装基板10に実践する実施工程を示している。半減体整置1を実登基板10に実践する方法としては、原知の程々の方法を展用すずることが可能である。例えば、赤外級リフロー方法を用い、半導体装置1に設けられているパンプ5を実践基板10に形成されている電圧部38にペーストラを用いて仮止めし、その上で赤外線リフローがにおいてパンプ5を移起させることによりパンプ5と電極部38とを頂合する方法を用いてもよい。

【0098】 駅いて、上記した半線体を使の製造方法の変形例について以下取明する。図34万室図37は、天々突足9の変形例を示している。図34(A)、(B)に示される突足9Aは、その形状を円径伏とした様式である。また、図37(C)に示される突足9Bは、その形状を角柱状とした様式である。このように、突足9.9A、9Bの平面形状は増々選定できるものであり、パンプ5の核合性及び契係基底10に形成されている電板38の形状をに応じて任意に形状を選定することが可能である。具体的には、例えばエッチング性により突足形成である。具体的には、例えばエッチング性に示す交足形成で図14に配数するスク13の形状を運転を発展形成位図14に配数するスク13の形状を運転を発展が低位図14に配数するスク13の形状を認定をあた所望するにはとすることができる。

【0099】また。図35(A)に示される発起90の ように上面に定曲状凹断を形成した機成としてもよく。 図35(B)に示される異常90のように上面中央的に で35(B)に示される異常90のように上面中央的に Eによれば、突起表面における面積を大きくでっことができパンプラとの複合性の向上を図ることができる。 尚、上記の突起9C~9Eは、リード3の所定突起形成位面に、調査性接着系革を用いて固定された構成とされている。

【0100】また図35(D)に示すのは、リード3をプレス加工等により連携器は変形させることにより交配9Fを形成したものである。このようにプレス加工与の歴性加工を用いて突起9Fを形成することにより、扱めて容易に突起9Fを形成することができる。しかるに、この形成方法では、突起9Fの高さは歴性加工程界組を上陸とし、それ以上の高さに放定することはできないという問題点も有する。

【0101】また、図36に示すのは、交配90日形成 するのにワイヤボンディング技術を用い、スタッドパン でもつ交配基準位置に形成することにより突890 としたことを特別とするものである。図36(A)は突 配90の形成方法を示しており、また図36(B)は突 R90を拡大して示している。

【0102】上記のように、突起90モワイヤボンディング技術を用いスタッドバンプで形成することにより、任意の位置に突起90モ形成することが可能となり、外部技成第子となる突起90モ形成位置においてがある。また、突起90の形成は、半温体技能の登進工程の内、技術工程においてワイヤ8の記載時に一括的に形成することが可能となり、製造工程の所轄化を図ることができる。

【0103】また、突起9Gの高さはスタッドパンプを推放電視み重ねて配益することにより任意に設定するこ とができる。図37(A)に示される突起9Hは、スタッドパンプを3個限み重ねることにより図36(B)に示される1個のスタッドパンプにより突起9Gを形成した傾成に比べて高さを高くしたものである。

【0104】また交配の高さも高く下ろ他の方法としている。?(B)に示されるように子のリード3に定りいク状の基準性配材41を基準性程序所等により固定に示されるようにスタッドパンプ42を形成し、程度された最近は141とスタッドパンプ42とが協助しており、である性部材41とスタッドパンプ42とが協助しており、この形成のはおり、の場合ととなるが、プロック状のよっにより表のもったととなるが、プロック状のよって交配91の高さによったとことができる。

【0105】 図3 8は、排ぎ工権の実形例を示している。上記した実施例では、図16万里図20に示したように主義はデンプ2とサードフレーシ11とも形定条件でしまる。

[0115]

411とをほ合する構成としてもよい。

【0106】また、テープ状体を到45の配位位はは、 半導体チップ2の上面だけではなく、図38に示される ようリードフレーム11の下面にも設けてもよく、また リードフレーム11の下面のみに設けた様式としてもよい、更に、テープ状態を削45の配数値医は、電極パッド6の形成位位を無く区中矢和又で示す範囲であれば、 自由に設定することができる。尚、テープ状態を削45 は、半導体チップ2とリードフレーム11とも電気的に 地域する必要があるため、絶象性後を繋である必要があ 10 る。

【0107】図39万至図42は、接放工程の変形例を示している。上記した実施例では、図21及び図22に示されるように電極パッド6とリード3とを接続するのにワイヤ8を用いた構成を示したが、図39万至図42に示す変形例では電極パッド6とリード3とを直接接続するダイレクトリードホンディング(DLB)方法を用いたことを特徴としている。

【0108】図39及び図40に示す例では、リード3を例えば図音放奨助子に接続された接合協具46を用い 10で直接的に電極パッド6に度合する様式とされている。 しかるに、この様式では超音被振動する複合指具46により、電極パッド6にグメージが発生するおそれがある。

【0109】そこで図41及び図42に示す例では、チ め着圏パッド6にスタッドパンプ47を配設しておき。 このスタッドパンプ47にリード3を当該させた上で加 熱店具48を用いてスタッドパンプ47を加熱路融し登 週パッド6とリード3を接続する縁成とされている。こ の接続方法によれば、電極パッド6が機体するおそれは 10 なく、接続工程の信頼性を向上させることができる。

【0110】また、図39万至図42に示した技球工程によれば、ワイヤ8を用いて電話パッド6とリード3を技統する構成に比べて電気抵抗を低減できるため、半導体装匠1の電気特性を向上させることができ、高速の半途体テップ2に対応することができる。

【0111】図43万室図44は、対止単純配設工程の 実形例を示している。上記した実施的では、図23及び 図24に示されるように全型30を構成する下型32の キャビディ底面は半端体デップ2の上面24と速度当後(0 し、この上面24には放熱特性を向上させる最から対止 度能4が配数されない模成とされていた。

(0112) しかるに、半線体装置1が使用される環境が厳しい(例えば、多度環境)時には無熱性よりも耐虚性等をより必要とする場合が生じ、このような場合にはほ比附続4により半週体チップ2を完全に対比する必要がある。 図 < 3 及び図 < 4 に赤て金型5 0 に、半線はチップ2 を対した地球・で完全に付出ても構成しまってい

ヤビディ52が、図43に示されるように半線はチップ 2の外角面から財Mしており、よって図44に示される ように対止財際4を食型に実味した状態で半路はチップ いに完全に対止樹脂4に対止された保成となる。このように、半路はチップ2に対する対止樹脂4の配数位置 は、食型30、50に形成されるキャビディ33、52 の形状を客室変更することにより任果に数変することが できる。

2 2

【0114】また、上型31にリード3に形式された交配9を容着する凹部を形式しておくことにより、図45に示されるような疾起9が対止制度4から大きく交出した構成の半導体整置60年形式することも可能である。図45に示す半導体整置60は、突起9が対止附近4次出しているため実施基底10に対する実体整度10ようにパンプ5を設ける必要はなく、半導体装置60の製造工程の所単化を図ることができる。

【見明の効果】上近の如く本見時によれば、下足のほ々 の効果を実現することができる。 森坎頂1及び諸坎頂2 記載の発明によれば、半点はチップは対止例像により釘 止されるため、耐熱性、機械的強度及び耐風性を向上さ こうここができる。また、電色パッドとリードとの間で 尼森を引き回すことができるため、リードのレイアウト を見極パッドのレイアウトに拘わらず設定することが可 能となり、実装差板とのマッチング性を向上させること ができる。また、対止困難は引き回された配紙を確実に 保護するためこれによってもは既性を向上させることが でき、また外部技統第子は対正制度から貸出しているだ の実証基据との考集的提携を応興に行うことができる。 【0116】また、放水項3花粒の発明によれば、逆木 半導体チップとリードとの地及材として配設されるポリ イミド旗を接着剤として思いてるため、半選はチップと リードの絶縁とは合を一括的に行うことができ、よって 絶縁材と故意剤とも制御に配設する構成に比べて検法の

所単化及び製造の容易化を図ることができる。 【0117】また、技术項々記載の発明によれば、交起 モリードと一体的に形成したことにより、交起とリード モ別部の材料により構成する場合に比べて構造の原単化 を図ることができる。また、技术項 5 記載の発明によれ ば、配類としてワイヤを用いたことにより、利記した電 ピソードとの間における配質の引き回しを容易 に行うことができる。

【0118】また、技术項を記載の発明によれば、突長にパンプを形成したことにより、突長を直接実装基底に実装する機成に比べて、半導体装置の実装基権への採用を容易に行うことができる。また、技术項目記載の発明によれば、現在ではでき、アニー・エ・モ・デモのマイ

株成としているため、リードと半導体チップとの絶殺と 複合を一括的に行うことができる。

【0119】また、促統工程では半導体チップに形成さ れている意味パッドと初記リードとも記載を引き回し接 成するため、この引を回しを選重設定することにより、 **宅医パッドのレイアウトに対してリードのレイアウトモ** 変更することが可能となる。また、半導体装置はリード 形成工程、混合工程、推奨工程及び対止限指配設工程の 4 工程のみで製造される。このように少ない工程で半さ 体装定が設治されるため、生産効率を向上させることが、10 (図7) 本発明に係るリードフレームの製造方法の第1

【0 1 2 0】また、路坎原 8 記載の見明によれば、ポリ イミド級に印加する歴度等を所定範囲内に制御すること なく接合処理を行うことができるため、接合処理を容易 に行うことができる。また、誠求項8記載の発明によれ ば、住民工世で、電極パッドとリードとモダイレクトリ ードボンディング圧を用いて電気的に及成するため、原 単かつ経実に電医パッドとリードとの技績処理を行うこ とができる。

勢によれば、アウターリード部のリードピッチに対して インナーリード部のリードピッチが小さく設定されてい **るため、インナーリード部が電気的に接続される半導体** チップの電極パッドの配数ピッチが小さくてもこれに対 応させることができ、かつ実装蓄板と電気的に接続され るアワターリード邸のリードピッチは大きいため、実装 苗底への実装住を向上させることができる。また、突起 がアウターリード部に形成されることにより、この突起 そ外部は庶成子して用いることができ、これによっても 実気性を向上させることができる。

【0122】また、技术項12及び技术項13記載の発 明によれば、交配が一体的に形成された数ピッチのリー ドモな男に形成することができる。また、雄太項14記 成の発明によれば、リードパターンを形成するリードパ ターン形成工性と、突起も形成する突起形成工程とも別 四に行うことにより、基材の厚さも央尼の高さに向わら **ず逆走することができ、よって得い盗材を用いることに** よりリードパターンの技ピッテ化を図ることができる。 また、突起形成工程においては、任意の本さを有する突 起を形成することが可能となり、放計の自由度を向上さ 40 ド幕を配益する処理を放明するための区である。 せることができる。

【0123】是に、放水項15万至17記載の兄弟によ れば、英尼形成工程において交配の形成を容易に行うこ とができる。

【図面の原準な奴房】

【図】】 左発明の一実施術である牛温体学展を示す断節

1回り1 カロヴァニかはのでおりまれたかくニティギ

示す底面区である。

【図4】 土見明の一貫筋例である半進体装置の実形のを 示す危面区である。

【図 5】 本発明に任るリードフレームの製造方法の第: 実紹例を反明するための図であり、 基材を示す図であ 3.

【図6】本見明に紙をリードフレームの製造方法の第1 実施例を取明するための区であり、 玩定位置にマスクを 足なした世界を示す区である。

実施例を放射するための図であり、第1のエッチングエ 世が終了した状態を示す図である。

【図8】本見明に係るリードフレームの製造方法の第1 実筋例を説明するための部であり、所定位はにマスクを 配款した状態を示す図である。

【図9】本発明に係るリードフレームの設造方法の第1 実販例を説明するための窓であり、完成したリードフレ ームを示す因である。

【図10】本発明に係るリードフレームの製造方法の第 【0 1 2 1】また、諸求項10及び歴求項11記世の兒 20 2 実施例を説明するための図であり、第1の基材を示す 図である.

> 【図】1】本見明に低るリードフレームの製造方法の男 2 実施例を放明するための図であり、第 2 の基材を示す 図である.

【図12】本見朝に係るリードフレームの製造方法の第 2 実施例を説明するための図であり、第 1 の番材と第 2 の基材を推合した状態を示す回てある。

【図13】リードパターンと突起パターンとが重なり合 った部位を拡大して示す平面図である。

【図】4】リードパターンと交配パターンとが重なり合 った郎位を拡大して示す側面区である。

【囚15】本見明に係るリードフレームの製造方法の実 2 実施例を説明するための図であり、完成したリードフ レームモボナ四である。

【図16】本発明に係る半基件装置の製造工程の接合工 程を説明するための区であり、ポンディングパッド部の 形成を取引するための回である。

【製】7】本発明に係る半導体装置の製造工程の協会工 役を説明するための口であり、半導体チップにポリイミ

【図18】本見祭に係る半高体装置の製造工程の符合工 程を取明するための因であり、半ほはチップにリードフ シームを配はてる処理を表明するための図である。

【図】9】本発明に係る半退体各層の製造工程の採合工 程を契罰するための包であり、ポリイミド棋を接着剤と して最軽させて半点体チップとリードフレームとを混合 する処理を応続するための区である。

示す図である。

【図21】本見明に任ろ半週は芸屋の製造工程の接続工 役を攻明するための図であり、キャピラリを用いてワイ ヤの足糞処理を行っている状態を示す図である。

【②2.2】本発明に任る半端体基度の製造工程の程度工 程を反明するための図であり、電極パッドとリードとの 間にワイヤが配設された状態を示す図である。

【図23】本発明に係る半選件装置の製造工程の封止樹 妖配及工権を説明するための図であり、 半導体チップが **企型に装着された状態を放射するための図である。**

【図24】本発明に任る半導体装置の製造工程の封止層 悠記設工程を説明するための図であり、金型に封止部版 が充填された状態を収明するための図である。

【図25】本発明に係る牛婆体装置の製造工程の針止樹 即配設工程を説明するための図であり、 附近対止された 半導体チップが企型から解型された状態を放射するため の感である。

【図26】本発明に任る半導体装星の製造工程のパンプ 形成工程を収明するための図であり、ホーニング処理を 実施している状態を示す図である。

【図27】本発明に係る半導体禁煙の収益工程のパンプ 形成工匠を設勢するための図であり、外質メッキ処理を 英矩している状態を示す図である。

【図28】本発明に築る半導体装度の製造工程のバンブ 形成工程を説明するための図であり、外級メッキ処理が 終了した状態を示す図である。

【図29】本発明に係る半導体装置の製造工程のパンプ 形成工程を説明するための感であり、バンブを形成した 状態を示す図である。

【図30】本発明に係る半導体装置の製造工程のパンプ 30 9.9A~91 突起 形成工程を説明するための区であり、完成した半温体質 異を示す回である。

【図31】 本見朝に係る半導体基度の試験工程を説明す . るための回であり、ソケットも用いては蚊も行う方法を 示す図である。

【図32】本発明に係る半進体装置の試験工程を設明す るための包であり、プローブを用いて試験を行う方法を 示す感である。

【図3.3) 半導体装置を英葉基底に実装する実施工程を 表明するための因である。

【図34】 交起の平面形状を異ならせた変形性を示す図 てある.

【図35】突起の断距形状を長ならせた変形性を示す図 である.

【図36】 スタッドパンプにより交配を形成する機成を **契例するための返である。**

【図37】スタッドバンブにより学起を形成する構成の

【図39】 程規模成の変形的を示す図であり、電優パッ ドに直接リードを存成する方法を説明するための図であ

2.6

【図40】技式構成の変形例を示す図であり、電板パッ ドに直接リードが接続された状態を示す区である。

【図41】 住民核政の変形例を示す回であり、 気軽バッ ドにリードをスタッドバンブを介して歴現する方法を読 男するための回である。

【図42】接続装成の変形例を示す図であり、電極パッ 10 ドにリードモスタッドパンプモ介して住民した状態を示 す望てある.

【図43】対止原理配位工程の変形所を原列するための 囚であり、企型に半導体チップが基常された状態を示す 図である。

【図4.4】対止協雄配設工程の変形例を表明するための 図であり、食型に対止医療が充填された状態を示す図で 83.

【図45】突起が封止歯隔より大きく突出した横成の半 選件禁匿を示す図である。

70 (符号の反明)

1.60 半氯仿兹氮

2 単導体テップ

3 リード

3 a インナーリード部

3 b アウターリード部

4 野止催取

5 パンプ

6 電極パッド

8 714

10 東京革任

11.20 リードフレーム

12 長村

13.17 722

21 第1の番材

22 第2の基材

23 リードパターン

2.4 英尼パターン

28 松果

10 29 キャピラリ

30.50 £型

3 1 上型

32.51 TD


33.52 =+ + + + +


34 * # #


3 5 x = 05


4 1 Babst

4.8 灰熟妝具













ŗ







[20 4 5]



プロントページの決を

(72) 発明者 宇野 正

钟奈川県川崎市中原区上小田中1015春

地 富士通株式会社内

(71)兒明者 庭択 哲也

神奈川県川崎市中原区上小田中1015番

地 富士遊蛛式会拉內

(72) 見明者 脇 政樹

度児島県延摩部入来町副田5950番地

株式会社九州富士通エレクトロニクス内

JAPANESE PATENT LAID-OPEN PUBLICATION NO. HEISEI 8-306853

[TITLE OF THE INVENTION]

SEMICONDUCTOR DEVICE, FABRICATION METHOD THEREOF,

AND FABRICATION METHOD FOR LEAD FRAME

[CLAIMS]

5

10

15

1. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:

protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

- 2. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:
- 25 protrusions are formed on the leads, respectively, in

191561 91

20

such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode page not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

- 3. The semiconductor device according to claim 1 or 2, wherein the semiconductor chip and the leads are bonded together by an adhesive comprised of a polyimide film.
- 4. The semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that it is integrally with an associated one of the leads.
 - 5. The semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

6. The semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump.

7. A method for fabricating a semiconductor device

191861 v:

10

15

comprising the steps of:

forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed;

arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together;

connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, respectively, thereby electrically connecting the electrode pads and the leads together; and

- forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.
- 20

 8. The method according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.
- 25 9. The method according to claim 7 or 8, wherein the

electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

- 10. A lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.
- 10 Il. The lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2).
 - 12. A method for fabricating a lead frame according to claim 10 or 11, comprising:
- a primary etching step for conducting a half-etching

 process for a blank while using a mask arranged on the blank at
 the protrusion forming region; and
 - a secondary etching step for conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

25

13. A method for fabricating a lead frame according to claim 10 or 11, comprising the steps of:

preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other;

forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank;

forming a protrusion pattern on the second blank in such a fashion that the protrusion pattern is arranged at the protrusion forming region;

overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and

removing unnecessary portions of the first and second blanks.

20

25

15

5

14. A method for fabricating a lead frame according to claim 10 or 11 comprising the steps of:

forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead

pattern after completion of the lead pattern forming step.

- 15. The method according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.
- 16. The method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.
- 17. The method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

[DETAILED DESCRIPTION OF THE INVENTION]
[FIELD OF THE INVENTION]

The present invention relates to a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device.

In particular, the present invention relates to a semiconductor device having a structure encapsulating a semiconductor chip and leads by resin, a method for fabricating the semiconductor

10

20

25

device, and a method for fabricating a lead frame used in the semiconductor device.

الستنشد داداد داداد

The recent trend of electronic appliances to be downsized has resulted in efforts to achieve an increased density
and increased mounting efficiency of semiconductor devices. It
is also expected to obtain an improvement in the reliability of
electronic appliances. In addition, there is demand for an
improvement in the reliability of semiconductor devices.
Furthermore, it is expected for semiconductor devices to achieve
a reduction in costs.

Accordingly, developments of semiconductor devices capable of satisfying the above mentioned demands are strongly required.

15 [DESCRIPTION OF THE PRIOR ART]

Recently, a flip chip type mounting structure has been proposed as a scheme capable of achieving a high-density mounting. Such a flip chip type mounting structure is widely used in multi-chip modules (MCMs). In accordance with the flip chip mounting scheme applied to MCMs, no resin encapsulate is formed. Instead, bumps are formed on electrode pads of a semiconductor chip (bare chip), respectively. In this case, mounting of the bare chip is achieved by bonding the bare chip to electrode portions formed on a circuit board (mother board) in a face down bonding fashion.

20

25

In accordance with the use of the flip chip type mounting structure, it is possible to mount semiconductor devices on a mother board at a high density. An improvement in electrical characteristics is also achieved because the semiconductor devices are electrically connected to the mother board by means of bumps directly formed on the bare chips of the semiconductor devices.

[SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

However, the bare chips not encapsulated by resin involve problems in that they exhibit a degradation in heat resistance, mechanical strength, and temperature resistance. Furthermore, since bumps are directly formed on electrode pads formed on each bare chip, the layout of the electrode pads formed on the bare chip is rendered to be the layout of outer connecting terminals (bumps) as it is.

Generally, semiconductor chips have different layouts of electrode pads thereof in accordance with the manufacturers thereof. Accordingly, even for semiconductor devices having the same function, the user should design a wiring pattern of the mother board to match the kind of those semiconductor devices (manufacturer). In the conventional mounting structure using bare chips, there are problems of a degradation in the matching ability of semiconductor devices to the mother board and an increased burden to the user because no standardization for

10

15

25

outer electrode terminals of semiconductor devices is made.

to the contract of the contrac

In order to solve the above mentioned problems, the standardization may probably be made by processing the surface of a chip and forming a wiring on the processed chip surface. However, this scheme requires a number of processes with a high accuracy to form a desired wiring. Furthermore, there are problems of an increase in costs and a degradation in the efficiency of production.

The present invention has been made in view of the above mentioned problems, and an object of the invention is to provide a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device, which are capable of achieving a standardization of outer electrode terminals to keep the reliability of a semiconductor chip used, a reduction in costs, and an improvement in the efficiency of production.

[MEANS FOR SOLVING THE SUBJECT MATTERS]

The above subject matters can be solved by the following 20 means.

The invention of claim 1 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the

10

15

20

25

semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

The invention of claim 2 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode pads not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

The invention of claim 3 is characterized by the semiconductor device according to claim 1 or 2, wherein the semiconductor chip and the leads are bonded together by an adhesive comprised of a polyimide film.

The invention of claim 4 is characterized by the "
semiconductor device according to any one of claims 1 to 3,
wherein each of the protrusions is formed in such a fashion that

it is integrally with an associated one of the leads. The invention of claim 5 is characterized by the semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

5 The invention of claim 6 is characterized by the semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump. The invention of claim 4 is characterized by a method for fabricating a semiconductor device comprising the steps of: 10 forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed; arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film 15 between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together; connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, 20 respectively, thereby electrically connecting the electrode pads and the leads together; and forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.

The invention of claim 8 is characterized by the method

25

15

20

25

according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.

The invention of claim 9 is characterized by the method according to claim 7 or 8, wherein the electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

The invention of claim 10 is characterized by a lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.

The invention of claim 11 is characterized by the lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2). The invention of claim 12 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising: a primary etching step for conducting a half-etching process for a blank while using a mask arranged on the blank at the protrusion forming region; and a secondary etching step for

10

15

20

conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

The invention of claim 13 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising the steps of: preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other; forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank; forming a protrusion pattern on the second blank in such a fashion that the protrusion pattern is arranged at the protrusion forming region; overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and removing unnecessary portions of the first and second blanks.

The invention of claim 14 is characterized by a method for fabricating a lead frame according to claim 10 or 11 comprising the steps of: forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead pattern after completion of the lead pattern forming step.

25 The invention of claim 15 is characterized by the method

10

according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.

The invention of claim 16 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.

The invention of claim 17 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

[FUNCTIONS]

Each of the above mentioned means serves as follows.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit

10

15

board can be surely provided.

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device while achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

Contract Con

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are

15

20

25

bonded together by maintaining the polyimide film at a certain temperature and a certain pressure, thereby causing the polyimide film to serve as an adhesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor chip is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range.

In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process. In accordance with the invention of claim

than the lead pitch of the outer lead portions is less
than the lead pitch of the inner lead portions. Accordingly,
the inner leads can cope with a small pitch of the electrode
pads on the semiconductor chip to which the inner lead portions
are electrically connected. Furthermore, the mounting
efficiency of the semiconductor device to the circuit board is
improved because the lead pitch of the outer lead portions
electrically connected to the circuit board is large. Since
each protrusion is formed on an associated one of the outer lead
portions, it can be used as an outer connecting terminal.
Accordingly, it further improves the mounting efficiency.

يستستسف داد داد

In accordance with the invention of claim 12, it is possible to form leads each integrally formed with a protrusion by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads.

The pitch of the leads is determined by the thickness of the blank upon forming the leads. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank. Accordingly, a reduced lead pitch can be obtained when the blank has a reduced thickness.

25 Meanwhile, where leads provided with protrusions are

10

15

20

25

formed, the thickness of the blank is determined by the height of the protrusions. It is impossible to form leads having a small pitch by simply etching the blank having a thickness equal to the height of the protrusions. In accordance with the present invention, however, it is possible to form leads having a small pitch, even when the leads have a structure provided with protrusions, by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions, and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads. As apparent from the above description, the pitch of the protrusions can be reduced to a pitch substantially equal to the thickness of the blank.

. ..

In accordance with the invention of claim 13, the first and second blanks have thicknesses respectively selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other. For this reason, each of the first and second blanks has a thickness less than the height of the protrusions. In the lead pattern forming step, a lead pattern having the same shape as the whole shape of the leads is formed on the thin first blank. Accordingly, it is possible to reduce the lead pitch of the lead pattern formed in accordance with the above mentioned

10

20

25

relation between the blank thickness and lead pitch.

In the protrusion pattern forming step, a protrusion pattern is formed on the second blank in such a fashion that it is arranged at the protrusion forming region. In the bonding step, the first and second blanks are bonded together in a state in which they are overlapped with each other. The lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region. The blank thickness at the protrusion forming region corresponds to a desired height of the protrusions. At the removing step, unnecessary portions of the blanks are removed, thereby forming leads.

- - .

Accordingly, a reduction in lead pitch is achieved because the thickness of the blank used in the formation of the lead pattern is small. On the other hand, since the lead 15 pattern and protrusion pattern are overlapped with each other at the protrusion forming region, it is possible to form protrusions having a desired thickness. In accordance with the invention of claim 14, the lead pattern forming step and the protrusion forming step are conducted in a separate fashion. Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.

[EMBODIMENTS]

Now, preferred embodiments of the present invention will be described in conjunction with the annexed drawings. Figs. 1 and 2 illustrate a semiconductor device 1 according to an embodiment of the present invention. Fig. 1 is a cross-sectional view of the semiconductor device 1 whereas Fig. 2 is a bottom view of the semiconductor device 1.

As shown in the figures, the semiconductor device 1 mainly includes a semiconductor chip 2, a plurality of leads 3, a resin encapsulate 4, and bumps 5. The semiconductor chip 2 is provided at the central portion of its lower surface with a plurality of electrode pads 6 arranged in a line. Each of the leads 3 has an inner lead portion 3a and an outer lead portion 3b. The leads 3 are bonded to the lower surface of the semiconductor chip 2 by means of a polyimide film 7.

The polyimide film 7 serves as an insulating member for electrically insulating the leads 3 from a circuit surface 2A formed on the lower surface of the semiconductor chip 2. The polyimide film 7 also serves as an adhesive for bonding the leads 3 to the semiconductor chip 2 as described hereinafter. Since the polyimide film 7 functions as both the insulating member and the adhesive, it is possible to simplify the

fabrication of the semiconductor device 1 which achieving an easy fabrication of the semiconductor device 1, as compared to the case in which the insulating member and the adhesive are separately provided.

المتنبي والمستقب عباء عادات عبارا ووالم

Wires 8 are arranged between the inner leads 3a and the electrode pads 6 of the semiconductor chip 2, respectively. The semiconductor chip 2 is electrically connected with the leads 3 by the wires 6, respectively. A protrusion 9 is formed at a desired position of the outer lead portion 3b included in each lead 3 in such a fashion that it is integral with the outer lead portion 3b. In most cases, the leads 3 having the above mentioned structure are arranged on the lower surface of the semiconductor chip 2. This arrangement is called a "lead on chip (LOC)" structure. By virtue of this arrangement, the

The resin encapsulate 4 is made of, for example, epoxy resin. This resin encapsulate 4 is formed in accordance with a molding process, as described hereinafter. The resin encapsulate 4 is disposed at the lower surface and side surfaces of the semiconductor chip 2 to have desired thicknesses, respectively. In the illustrated embodiment, the resin encapsulate 4 does not exist at the upper surface of the semiconductor chip 2, that is, a heat dissipation surface.

The resin encapsulate 4 is configured in such a fashion that its thickness (indicated by the arrows H) from the surface

20

of the semiconductor chip 2 formed with the electrone pads ℓ , that is, the lower surface of the resin encapsulate 4, is not more than the height (indicated by the arrows W) from the lower surface of the resin encapsulate 4 to the tip of the protrusion 9, but not less than the height (indicated by the arrows h) from the lower surface of the resin encapsulate 4 to the apex of a roof of the wire 8 (h \leq H \leq W). By virtue of this configuration, at least the tip 9a of each protrusion 9 is surely exposed from the resin encapsulate 4. In this case, the wires 8 and the leads 3, except for the exposed portions of the protrusions 9, are encapsulated by the resin encapsulate 4.

Since the semiconductor device 1 of this embodiment is configured in such a fashion that a desired portion of the semiconductor chip (that is, the portion except for the upper surface) is encapsulated by the resin encapsulate, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Also, an improvement in the reliability of the semiconductor device 1 is achieved because the resin encapsulate 4 surely protects the wires 8. In addition, it is possible to surely obtain an electrical connection to a circuit board 10 because at least the tip 5a of each protrusion 9 serving as an outer connection terminal is surely exposed from the resin encapsulate 4.

Now, a description will be made in conjunction with a plurality of leads 3 arranged on the lower surface of the

20

15

20

25

semiconductor chip 2 while referring to Fig. 2. For the convenience of description, the resin encapsulate 4 arranged on the lower surface of the semiconductor chip 2 is removed from Fig. 2. As shown in Fig. 2, the leads 3 are configured in such a fashion that the lead pitch of adjacent inner lead portions la (indicated by the arrows Pin) is less than the lead pitch of adjacent outer lead portions 3b (indicated by the arrows Pout). In detail, the lead pitch Pin of the inner lead portions 3a corresponds to about half the lead pitch Pout of the outer lead portions 3b (Pin = Pout/2). The lead pitch Pout of the outer lead portions 3b is substantially equal to the thickness W of each lead 3 at a region where the protrusion 9 is formed.

Since the lead pitch Pin of the inner lead portions 3a is small as compared to the lead pitch Pout of the outer lead portions 3b, the inner lead portions 3a can cope with a possible small pitch of the electrode pads 6 of the semiconductor chip 2 to which the inner lead portions 3a are electrically connected. On the other hand, since the lead pitch Pout of the outer lead portions 3b (protrusions 9) electrically connected to the circuit board 10 is large, it is possible to achieve an improvement in the mounting efficiency of the semiconductor device 1 on the circuit board 10.

Meanwhile, the semiconductor device 1 according to the illustrated embodiment has a configuration in which the electrical connection of the electrode pads 6 arranged on the

semiconductor chip 2 to the circuit board 10 is not achieved by the bumps 5 directly formed on the electrode pads 6, but achieved by the wires 8 arranged between the electrode pads 6 and the inner leads 3a. Accordingly, an electrical signal from each electrode pad 6 can be transferred to the outside of the semiconductor device 1 via the associated lead 3 and wire 6. This makes it possible to set the layout of the leads 3 irrespective of the layout of the electrode pads 6.

In the case of Fig. 2, electrical signals from the electrode pads 6 centrally formed on the semiconductor chip 2 30 are outwardly transferred via the wires 8 and leads 3. Also, the protrusions 9, which serve as outer connecting terminals, are arranged at the peripheral portion of the semiconductor chip 2. Where the electrode pads 6 are formed at the peripheral portion of the semiconductor chip 2, as shown in Fig. 3, it is 15 possible to arrange the protrusions 9 serving as outer connecting terminals at a region inside the electrode pads 6 because electrical signals from the electrode pads 6 can be outwardly transferred via the wires 8 and leads 3. Furthermore, 20 the protrusions 9 serving as outer connecting terminals may be arranged at a region outside the semiconductor chip 2, as shown in Fig. 4.

Since electrical signals from the electrode pads 6 can be outwardly transferred using the leads and wires 8, an improvement in the matching ability of the semiconductor device

30

1 to the circuit board 10 is achieved. It is also possible to easily set the layout of the protrusions 9, which serve as outer connecting terminals, to be the layout of standard outer connecting terminals. Accordingly, a reduction in the burden to the user of the semiconductor device 1 is achieved.

Now, a method for fabricating the semiconductor device 1 having the above mentioned configuration will be described. The semiconductor device 1 according to the present invention is fabricated using four basic processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process, along with two additional processes, that is, a bump forming process and a testing process. The fabrication method will be described in conjunction with the above mentioned processes, respectively.

Figs. 5 to 9 illustrate a first embodiment associated with the lead forming process. This lead forming process is a process for forming a lead frame 11 which is a blank for forming the leads 3. For the formation of the lead frame 11, a flat blank 12 is first prepared, as shown in Fig. 5. The blank 12 may be a lead frame blank made of, for example, 42 ALLOY and having a thickness corresponding to the height W of the protrusions 9.

Thereafter, a mask 13 (indicated by small dots) is arranged on the blank 12, as shown in Fig. 6. The mask 13 covers a region (denoted by the reference numeral 14) to be

15

20

formed with the protrusions 9 and a region (denoted by the reference numeral 15) to be formed with cradles.

After the arrangement of the mask 13, a half-etching process (primary etching process) is conducted for the blank 11. In the illustrated embodiment, the half-etching process for the blank 12 is carried out in accordance with a wet etching method (of course, other etching methods, for example, a dry etching method, may be used). The etching time is set so that the thickness of an etched portion (the white portion in Fig. 6) corresponds to about half the thickness W of the blank 12 (W/2).

Fig. 7 shows a state in which the mask 13 is removed after completion of the half-etching process. In this state, the blank 12 maintains the thickness W only at its portion corresponding to the region 14 to be formed with protrusions 9 and its portion corresponding to the region 15 to be formed with cradles 15. The remaining portion of the blank 12 (denoted by the reference numeral 16) has a thickness corresponding to W/2 by virtue of the half-etching.

After completion of the half-etching process as mentioned above, the blank 12 is subjected to another etching process under the condition in which a mask 17 (indicated by small dots) is arranged to cover a region (denoted by the reference numeral 18) to be formed with leads 3 along with the region 15 to be formed with cradles.

25 In accordance with the etching process (secondary etching

20

process), the portions of the blank 12 not covered with the mask 17 are removed. Thus, a lead frame 11 provided with a plurality of leads 3 having a structure as shown in Fig. 9 is obtained. If necessary, silver may be plated on a desired portion of the lead frame 11 (corresponding to the region formed with the leads 3).

الرافق والمواد السالم والمالمو

The lead frame 11 formed as mentioned above has a structure in which each lead 3 has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In this structure, the protrusion 9 has a thickness corresponding to W whereas the inner lead portion 3a and the outer lead portion 3b except for its part corresponding to the region formed with the protrusion 9 have a thickness corresponding to W/2.

The relation between the lead pitch and the thickness of the blank 12 will now be described. The pitch of the leads 3 is determined by the thickness of the blank 12 upon forming the leads 3. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank 12. Accordingly, a reduced lead pitch can be obtained when the blank 12 has a reduced thickness.

Meanwhile, where leads 3 provided with protrusions 9 are formed, the thickness of the blank 12 is determined by the height of the protrusions 9. It is impossible to form leads having a small pitch by simply etching the blank 12 having a

thickness equal to the height of the protrusions 9. In accordance with the present invention, however, it is possible to form leads 3 having a small pitch (the lead pitch Fin in Fig. 11a), even when the leads 3 have a structure provided with protrusions 9, by conducting a primary etching process for the blank 12 in accordance with a half-etching method in such a fashion that the blank 12 has a reduced thickness (a thickness corresponding to about W/2) at its portion except for the region 14 to be formed with the protrusions 9, and then conducting a secondary etching process for the thickness-reduced portion of the blank 12 to form the leads 3. For the same reason, the pitch Pout of the protrusions 9 (outer lead portions 3b) can be reduced to a pitch substantially equal to the thickness W of the blank 12.

and the control with the

15 For instance, where a typical lead frame blank having a thickness of 0.10 mm is used, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.10 mm (Pout = 0.10 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.05 mm (Pin = 0.05 mm). In the case of a typical lead frame blank having a thickness of 0.15 mm, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.15 mm (Pout = 0.15 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.075 mm (Pin = 0.075 mm). Where a typical lead frame blank having a thickness

10

15

20

25

of 0.20 mm is used, it is possible to obtain a minimum pitch.

Pout of the outer lead portions 3b and protrusions 9

corresponding to 0.20 mm (Pout = 0.20 mm) and a minimum pitch.

Pin of the inner lead portions 3a corresponding to 0.10 mm (Fin = 0.10 mm).

On the other hand, the position of each protrusion 9 is determined by the position of the mask 13 shown in Fig. 6. That is, the position of each protrusion 9 can be optionally determined by appropriately varying the position of the mask 13. For this reason, the positions of the protrusions 9 serving as outer connecting terminals can be set within a certain degree of freedom in accordance with a lead forming method included in the illustrated embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

Next, a second embodiment associated with the lead forming process will be described. Figs. 10 to 15 illustrate the second embodiment associated with the lead forming process. For the formation of a lead frame 20 in this embodiment, a first blank 21 shown in Fig. 10 and a second blank 22 shown in Fig. 11 are first prepared.

The thicknesses of the blanks 21 and 22 are determined so that the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9. In this embodiment, the thicknesses of the blanks 21 and 22

3.0

15

20

25

are set to be W/2, respectively. The blanks 21 and 22 have different thicknesses, respectively, in so far as the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9.

frame material such as 42 ALLOY. This first blank 21 has a structure formed with a lead pattern 23 having the same pattern shape as that of the leads 3 when viewed in a plan view. This structure of the first blank 21 is obtained by previously conducting an etching process or a press-punching process for the first blank 21. However, the lead pattern 23 of the first blank 21 has no protrusion in accordance with this lead forming process, as different from the lead forming process in which the protrusions 9 are formed. Accordingly, the lead pattern 23 has a thickness of W/2 at the entire portion thereof. In Fig. 10, the reference numeral 25 denotes a position determining slot which is formed during the formation of the lead pattern 23.

On the other hand, the second blank 22 shown in Fig. 11 is made of a lead frame material such as 42 ALLOY. This second blank 22 has a structure formed with a protrusion pattern 24. This structure of the second blank 22 is obtained by conducting an etching process or a press-punching process for the second blank 22. The protrusion pattern 24 has a straight line pattern shape. In the protrusion pattern 24, regions to be formed with a certain number of protrusions 9 are arranged in parallel while

10

15

20

25

being laterally spaced from one another. In Fig. 11, the reference numeral 26 denotes a position determining slot which is formed during the formation of the protrusion pattern 24.

.......

The first and second blanks 21 and 22 having the above mentioned structures are then overlapped with each other by vertically aligning the position determining slots 25 and 26 with each other. In the overlapping state, the first and second blanks 21 and 22 are bonded together. The bonding of the first and second blanks 21 and 22 may be achieved using a conductive adhesive or a welding process. Fig. 12 shows the bonded state of the first and second blanks 21 and 22.

In the bonded state of the first and second blanks 21 and 22, the protrusion pattern 24 of the second blank 22 overlaps with protrusion forming regions on the lead pattern 23 of the first blank 22.

Fig. 13 is a plan view illustrating, in a enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. Also, Fig. 14 is a cross-sectional view illustrating, in an enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. As shown in Figs. 13 and 14, the lead pattern 23 having a thickness of W/2 corresponding to half the total thickness of the blanks overlaps, in a cross fashion, with the protrusion pattern 24 having a thickness of W/2 corresponding to half the total thickness of the blanks. Accordingly, the regions to be formed

with the protrusions 9 have a thickness W corresponding to the total blank thickness. Accordingly, this thickness W is rendered to be the height of each protrusion 9 (Fig. 14).

After completion of the bonding process for the first and second blanks 21 and 22, the resulting structure is partially removed at its portion except for the portion where the lead pattern 23 and protrusion pattern 24 cross, using a pressing process or the like, thereby forming a lead frame 20 having leads 3 integrally formed with protrusions 9, as shown in Fig. 15.

Similarly to the lead frame 11 fabricated in accordance with the first embodiment, each lead 3 of the lead frame 20 fabricated in accordance with this embodiment has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In accordance with this embodiment, the lead pattern 23 can be formed to have a small pitch because the first blank 21 has a thickness corresponding to W/2. This will be apparent by referring to the above mentioned relation between the lead pitch and the blank thickness.

Meanwhile, the position of each protrusion 9 is

determined by the position of the protrusion pattern 24 formed
at the second blank 22. That is, the position of each
protrusion 9 can be optionally determined by appropriately
varying the position of the protrusion pattern 24. For this
reason, the positions of the protrusions 9 serving as outer

10

15

20

25

connecting terminals can be set within a certain degree of freedom in accordance with the lead forming method included in this embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

After the lead frame 11 or 20 (in the following description, only the lead frame 11 will be referred) is fabricated in accordance with the above mentioned lead forming process, a bonding process for bonding the lead frame 11 and semiconductor chip 2 together is conducted. Now, the bonding process will be described in conjunction with Figs. 16 to 20.

In this bonding process, gold is plated on the inner lead portions 3a of the lead frame 11 at regions where wires 8 are to be bonded in a subsequent connecting process, thereby forming bonding areas 27, as shown in Fig. 16.

Also, a polyimide film 7 is arranged on the surface of the semiconductor chip 2 formed with the electrode pads 6 in such a fashion that only the electrode pads 6 are exposed. The polyimide film 7 is made of a polyimide material having a glass transition point of 100 to 300 °C. In the state of Fig. 17, the polyimide film 7 is simply in a state laid on the semiconductor chip 2. In order to prevent the polyimide film 7 from being separated from the semiconductor chip 2, accordingly, the semiconductor chip 2 is arranged in such a fashion that its surface formed with the electrode pads 6 is upwardly positioned.

10

15

20

25

In other words, the semiconductor chip 2 is in a bare chip state not encapsulated by resin. The polyimide film 7 may be previously formed on the semiconductor chip 2 during a wafer process for forming the semiconductor chip 2.

Subsequently, the lead frame 11 shown in Fig. 18 is laid on the semiconductor chip 2 on which the polyimide film 7 is laid. The leads 3 (inner lead portions 3a) formed on the lead frame 11 face, in a high accuracy, the electrode pads 6 formed on the semiconductor chip 2. Thus, the position of the lead frame 11 is determined.

After the lead frame 11 is laid in position on the semiconductor chip 2, as mentioned above, a die 28 is lowered to press the lead frame 11 against the semiconductor chip 2, as shown in Fig. 19. The die 28 is equipped with a heating unit. Heat generated from the die 28 is applied to the polyimide film 7 via the lead frame 11.

The polyimide film 7 typically serves as an insulating

member for electrically insulating the semiconductor chip 2 and lead frame 11 from each other, as in conventional cases.

However, the inventors found the fact that the polyimide film 7 can serve as an adhesive when it is under a certain condition.

In detail, where the polyimide film 7 is made of a polyimide material having a glass transition point of 100 to 300°C, it can serve as an adhesive when it is heated to a temperature higher than the glass transition point by 100 to 200°C while being

10

applied with a pressure of 1 to 10 Kgf/cm².

In view of the above mentioned fact, the polyimide film of is heated to a temperature higher than the glass transition point by 100 to 200°C by the heater equipped in the die IE upon bonding the semiconductor chip 2 and lead frame 11 to each other while being applied with a pressure of 1 to 10 Kgf/cm² by the die 28 in accordance with the present invention. Accordingly, the polyimide film 7 can serve as an adhesive. Thus, it is possible to bond the semiconductor chip 2 and lead frame 11 to each other by means of the polyimide film 7.

In accordance with the above mentioned configuration, it is unnecessary to use a separate adhesive for bonding the semiconductor chip 2 and lead frame 11 to each other, as compared to conventional cases using a polyimide film.

- Accordingly, it is possible to achieve a reduction in costs and a reduction in the number of processing steps used in the fabrication of the semiconductor device 1. Fig. 20 illustrates a state in which the semiconductor chip 2 and lead frame 11 are bonded to each other by the polyimide film 7.
- Although the bonding between the semiconductor chip 2 and lead frame 11 is achieved in accordance with the bonding method using the polyimide film 7, it may be achieved using other methods. For example, the bonding between the semiconductor chip 2 and lead frame 11 may be achieved using a method in which an adhesive is applied to both surfaces of the polyimide film

10

interposed between the semiconductor chip 2 and lead frame 11, as in conventional cases. Where this method is used, it is unnecessary to carry out a temperature control and a pressure control for the polyimide film. Accordingly, the bonding process is simply achieved.

After the semiconductor chip 2 and lead frame 11 are bonded to each other in accordance with the bonding process, a connecting process is carried out to electrically connect the leads 3 formed on the lead frame 11 to the electrode pads 6 formed on the semiconductor chip 2 by means of wires 8, respectively.

Fig. 21 illustrates a process for mounting each wire (for example, a gold wire) 8 between the bonding pad 27 (Fig. 16) formed on an associated one of the leads 3 and an associated one of the electrode pads 6 using capillaries 29. As well known, it is desirable for each wire 8 to be short in terms of an improvement in the electrical characteristics of the semiconductor device 1. On the other hand, in terms of a miniaturization and thinness of the semiconductor device 1, it is desirable for each wire 8 to have a low roof.

For this reason, it is preferred that a low-roof bonding process be used in mounting the wires 8. For such a low-roof bonding process, a variety of methods are known. For example, a method may be used in which each wire 8 is bonded at one end thereof to an associated one of the electrode pad 6 formed on

10

the semiconductor chip 2 and then bonded at the other end thereof to an associated one of the leads 3 by upwardly moving the capillary 29 associated with the other end of the wire 8, and then horizontally moving the capillary 29. A method called a "reverse stamping method" may also be used.

Since the leads 3 and electrode pads 6 are electrically connected together in accordance with the wire bonding process, it is possible to achieve the connecting process in an easy fashion and in a high accuracy. The shaping and connection of each wire 8 between the associated lead 3 and electrode pad 6 can be carried out within a certain degree of freedom. Fig. 22 illustrates the state of each wire 8 mounted between the associated lead 3 and electrode pad 6 after the connecting process is conducted.

After the leads and electrode pads 6 are electrically connected together in accordance with the connecting process, a resin encapsulating process is carried out to form a resin encapsulate 4 at a desired portion of the semiconductor chip 2. This resin encapsulating process will now be described in conjunction with Figs. 23 to 25.

Fig. 23 illustrates a state in which the semiconductor chip 2 mounted with the lead frame 11 and wires 8 is loaded in a mold 30. The mold 30 includes an upper mold 31 and a lower mold 32. The lead frame 11 is clamped between the upper and lower molds 31 and 32. Thus, the semiconductor chip 2 is mounted in

the mold 30.

5

10

15

20

25

The upper mold 31 is configured to come into contact with the protrusions 9 and the cradles 33 of the lead frame 11 in a loaded state of the semiconductor chip 2. Since the protrusions 9 have the same height as the cradles 33, the upper mold 31 maintains a flat plate shape. The lower mold 32 has a cavity defined with a space at each side of the semiconductor chip 2 loaded in the lower mold 32. The lower surface of the semiconductor chip 2 is in contact with the lower surface of the cavity 33.

Since the upper mold 31 used in the resin encapsulating process has a flat plate shape, and the cavity 33 defined in the lower mold 32 has a simple structure, it is possible to reduce the costs taken in the manufacture of the mold 30. Accordingly, a reduction in the costs taken in the fabrication of the semiconductor device 1 can be achieved.

Fig. 24 illustrates a state in which a resin encapsulate 4 (indicated by a number of small dots) is molded in the mold 30. As the resin encapsulate 4 is molded in the mold 30, the peripheral surface of the semiconductor chip 2 except for its upper surface (viewed as a lower surface in Figs. 23 to 25) contacting the lower mold 32 is encapsulated by the resin encapsulate 4. The leads 3 and wires 8 mounted to the lower surface of the semiconductor chip 2 are also encapsulated by the resin encapsulate 4. Also, each protrusion 9 except for its

10

portion contacting the upper mold 31 is encapsulated by the resin encapsulate 4.

Fig. 25 illustrates a state in which the semiconductor chip 2 encapsulated by the resin encapsulate 4 is unloaded from the mold 30. As shown in this figure, the upper surface Ia of the semiconductor chip 2 is exposed from the resin encapsulate 4. Accordingly, it is possible to effectively dissipate heat generated from the semiconductor chip 2 at the exposed upper surface 2a. The end 9a of each protrusion 9 is also outwardly exposed from the resin encapsulate 4. Accordingly, the end 9a can be used as an outer connecting terminal.

A semiconductor device is obtained by cutting the lead frame 11 from the structure shown in Fig. 25 along portions indicated by a dotted line in Fig. 25. Although this semiconductor device can achieve the same effect as the 2.5 semiconductor device shown in Fig. 1, it exhibits a degradation in the mounting efficiency thereof to the circuit board 10 because the end 9a of each protrusion 9 serving as an outer connecting terminal is substantially flush with the surface of 20 the resin encapsulate 4, as shown in Fig. 25. To this end, in accordance with the illustrated embodiment, a bump forming process for forming a bump 5 on the end 9a is conducted after completion of the resin encapsulating process. Hereinafter, the bump forming process will be described in conjunction with Figs. 25 26 to 30.

In the bump forming process, the semiconductor chip 3 encapsulated by the resin encapsulate 4 is subjected to a homing process at the entire surface thereof, as shown in Fig. 26. By this homing process, a resin layer existing on the end 9a of each protrusion 9 is completely removed, there causing the end 9a to be completely exposed. After completion of the homing process, the semiconductor chip 2 encapsulated by the resin encapsulate 4 is immersed in a solder bath 34, thereby causing the end 9a of each protrusion 9 to be plated by solder. The plated solder film is denoted by the reference numeral 35. The solder used in the solder plating process may be one having a composition of Pb : Sn = 1 : 9. Fig. 28 shows a state in which a solder film 35 is formed on the end 9a of each protrusion 9 in accordance with the solder plating process.

enter enter in the first of the same and the

20 After completion of the above mentioned solder plating process, a bump 5 is formed on the end 9a of each protrusion 9 formed with the solder film 35. The formation of the bump 5 may be carried out using various methods. For example, a conventional bump forming method capable of effectively and easily forming bumps 5 may be used. Fig. 29 shows a state in which bumps 5 are formed on the ends 9a of the protrusions 9, respectively.

After the formation of the bump 5 on the end 9a of each protrusion 9, a process for cutting the lead frame 11 at positions indicated dotted lines in Fig. 29 is carried out.

15

20

25

After the cutting process is completed, a semiconductor device I shown in Fig. 30 is obtained. Prior to the process for cutting the lead frame 11, the portions of the lead frame 11 to be out may be subjected to a half-etching process in order to allow the cutting process to be more easily conducted.

A testing process is then conducted for the semiconductor device 1 fabricated as mentioned above, in order to determine whether or not the fabricated semiconductor device 1 operates normally. Figs. 31 to 33 illustrate different testing methods for the semiconductor device 1, respectively. The testing method shown in fig. 31 uses a socket 36 having a configuration for mounting the bumps 5. In accordance with this testing method, a test such as a burning test is conducted in a state the semiconductor device 1 is mounted on the socket 36.

The testing method shown in Fig. 32 is a method for testing the semiconductor device I using probes 37. The semiconductor device I has a structure in which the end of each lead 3 is exposed from the side surface of the resin encapsulate 4. In view of this structure of the semiconductor device 1, the testing method is adapted to test the semiconductor device I using the probes 37 contacting the leads 3 exposed from the resin encapsulate 4. In accordance with this testing method, it is possible to conduct the testing process even after the semiconductor device I is mounted on the circuit board 10.

\$91561 vi

Fig. 33 illustrates a mounting process for mounting the

10

15

20

semiconductor device 1 on the circuit board 10. The process for mounting the semiconductor device 1 on the circuit board 10 can be achieved using a variety of well-known methods. For instance, an infrared reflow method may be used. In accordance with this infrared reflow method, each pump 5 formed on the semiconductor device 1 is temporarily fixed to an associated one of electrode portions 38 formed on the circuit board 10 suing a paste. The bump 5 is then melted by an infrared reflow furnace arranged over the semiconductor device 1, thereby causing it to be bonded to the associated electrode portion 38.

Now, examples modified from the above mentioned semiconductor device fabrication method will be described. Figs. 34 to 37 illustrate modified structures of the protrusions 9, respectively. Figs. 34A and 34B illustrate a protrusion 9A having a circular column shape, respectively. Also, Fig. 34C illustrates a protrusion 9B having a square column shape. That is, the protrusion may have various planar shape, as in the protrusions 9, 9A, and 9B. The protrusion can have an optional shape in accordance with the bonding characteristics of the bump 5 and the shape of the electrode portion 3B formed on the circuit board 10. For example, the protrusion 9, 9A or 9B is formed using an etching method, it can have a desired planar shape by appropriately selecting the shape of the mask 13 arranged at the protrusion forming region 14 shown in Fig. 6.

The protrusion may also have a structure provided with a

1.5

Found recess at the upper surface thereof, as in the protrusion 90 shown in Fig. 35(A). Also, the protrusion may have a structure provided with a lump at a central portion of the upper surface thereof, as in the protrusion 90 shown in Fig. 338. The protrusion may also have a structure provided with a rectangular recess at a central portion of the upper surface thereof, as in the protrusion 9E shown in Fig. 350. In all the protrusions 90 to 9E, it is possible to obtain an increased protrusion surface area resulting in an improvement in the bondability to the bump E. Furthermore, the protrusions 90 to 9E are adapted to be fixed to the lead 3 at a desired protrusion forming region.

Referring to Fig. 35D, a protrusion SF is illustrated which is formed in accordance with a direct plastic deformation of the lead 3 by a pressing process. In this case, the protrusion SF can be easily formed using a desired process such as a pressing process. However, this method has a problem in that the protrusion SF cannot have a height more than a limitation for the plastic deformation.

Referring to Fig. 36, a protrusion 9G is illustrated

which is formed by forming a stud bump at a desired protrusion forming region in accordance with a wire bonding technique.

Fig. 36A illustrates a method for forming the protrusion 9G whereas Fig. 36B illustrates, in an enlarged scale, the protrusion 9G.

25 Where the protrusion 9G is formed to have a stud bump

20

25

shape in accordance with a wire bonding technique, it is possible for the protrusion 9G to be formed at an optional position. The protrusion 9G serving as an outer connecting terminal can also be easily formed at a desired position. The formation of the protrusion 9G can be achieved simultaneously with the mounting of the wires 9 conducted in the connecting process included in the semiconductor device fabrication process. Thus, the entire fabrication process is simplified.

The height of the protrusion 9G can be optionally set by

vertically overlapping a plurality of stud bumps together.

Referring to Fig. 37A, a protrusion 9H is illustrated which is formed by vertically overlapping three stud bumps together. In this case, the protrusion 9H has an increased height, as compared to the protrusion 9G of Fig. 36B constituted by one stud bump.

Another method for increasing the height of the protrusion is illustrated in Fig. 37B. In accordance with the method of Fig. 37B, a conductive member 41 having a plug shape is fixed to the lead 3 by means of a conductive adhesive. A stud bump 42 is then formed on the conductive member 41, as shown in Fig. 37C, so that the overlapping conductive member 41 and stud bump 42 cooperate to form a protrusion 91. In this case, the height of the protrusion 91 is determined by the height of the conductive member 41. Accordingly, the height of the protrusion 91 can be optionally set by using a plug-shaped

conductive member having a diverse size for the plug-snaped conductive member 41.

Fig. 36 illustrates a modified bonding process. Although the semiconductor chip 2 and lead frame 11 are bonder together using the polyimide film 7 serving as an adhesive under a certain condition in accordance with the above mentioned embodiment, as shown in Figs. 16 to 20, they may be bonded together using a tape-shaped adhesive 45 in place of the polyimide film 7.

The tape-shaped adhesive 45 may be formed not only at the upper surface of the semiconductor chip 2, but also at the lower surface of the lead frame 11, as shown in Fig. 36.

Alternatively, the tape-shaped adhesive 45 may be formed only at the lower surface of the lead frame. Furthermore, the distribution range of the tape-shaped adhesive 45 may be freely set in so far as it is within a range indicated by the arrow X in Fig. 38, except for the region where the electrode pads 6 are formed. In addition, it is necessary for the tape-shaped adhesive 45 to be an insulating adhesive because the semiconductor chip 2 and lead frame 11 should be electrically insulated from each other.

Figs. 39 to 42 illustrate modified embodiments of the connecting process, respectively. Although the wires 8 are used for the connection between the electrode pads 6 and the leads 3 in accordance with the above mentioned embodiment, as shown in

Figs. 21 and 22, a direct lead bonding method is used to directly bond the electrode pads and leads 3 together in accordance with the modified embodiments of Figs. 39 to 40.

In the embodiment of Figs. 39 and 40, each lead 3 is directly bonded to an associated one of the electrone page & 5 using a bonding tool 46 connected to, for example, an ultrasonic vibrator. In this configuration, however, the electrode pad 6 may be damaged by the bonding tool 46 vibrating at an ultrasonic frequency. In the embodiment of Figs. 41 and 42, a stud bump 47 is mounted on each electrode pad 6. The stud bump 47 is then 30 melted by a heating unit 48 in a state in which it comes into contact with the lead 3, thereby causing the electrode pad 6 to be connected to the lead 3. In accordance with this connecting method, there is no damage to the electrode pad 6. An improvement in the reliability of the connecting process is also 15 achieved.

In accordance with the connecting processes of Figs. 39 to 42, it is possible to achieve a reduction in electrical resistance, as compared to a configuration in which the connection between the electrode pads 6 and the leads 3 is provided by the wires 8. Accordingly, an improvement in the electrical characteristics of the semiconductor device 1 is achieved. The semiconductor device 1 also cope, with a high-speed semiconductor chip.

Figs. 43 and 44 illustrated a modified embodiment of the

20

20

resin encapsulating process. In the above mentioned embodiment, the bottom surface of the cavity defined in the lower mold 30 included in the mold 30 is in direct contact with the upper surface 2a of the semiconductor chip 2. The upper surface 1a of the semiconductor chip 2 is not encapsulated by the resin encapsulate 4 so that it serves as a surface for improving the heat dissipation characteristics.

Under strict environment, for example, high-temperature environment, the semiconductor device 1 may require a temperature resistance rather than the heat dissipation characteristics. In such a case, it is necessary to completely encapsulate the semiconductor chip 2 by the resin encapsulate 4. Referring to Figs. 43 and 44, a mold 50 is illustrated which is configured to completely encapsulate the semiconductor chip 2 by the resin encapsulate 4.

In detail, a cavity 52 defined in a lower mold 51 is spaced apart from the peripheral surface of the semiconductor chip 2 at its side surface, as shown in Fig. 43. Accordingly, when the resin encapsulate 4 is molded in the mold, the semiconductor chip 2 is completely encapsulated by the resin encapsulate 4, as shown in Fig. 44. The formation region of the resin encapsulate 4 encapsulating the semiconductor chip 2 can be optionally set by appropriately varying the shape of the cavity 33 or 52 of the mold 30 or 50.

Where the upper mold 31 has a recess for mounting the

protrusion 9 formed on each lead 3 therein, it is possible to obtain a semiconductor device 60 in which the protrusion 9 is greatly protruded from the resin encapsulate 4, as shown in Fig. 45. The semiconductor device 60 shown in Fig. 45 exhibits an improved mounting efficiency to the circuit board 10 because the protrusion 9 is greatly protruded from the resin encapsulate 4. Also, it is unnecessary to form the bumps 5, as in the above mentioned embodiments. Accordingly, it is possible to simplify the fabrication process for the semiconductor device 60.

10

15

20

25

5

[EFFECTS OF THE INVENTION]

As apparent from the above description, various effects are obtained in accordance with the present invention.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit board can be surely provided.

10

15

20

25

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device which achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are bonded together by maintaining the polyimide film at a certain

3.0

15

20

temperature and a certain pressure, thereby causing the polyimide film to serve as an adhesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range. In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process.

In accordance with the invention of claim 10 and 11, the lead pitch of the outer lead portions is less than the lead

10

pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal. Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12 and 13, it is possible to easily form leads of a small pitch integrally formed with protrusions. In accordance with the invention of claim 14, the lead pattern forming process and the protrusion forming process are conducted in a separate fashion.

Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.